Układy pracujące w trybie prądowym

• Autorzy: Jankowski M. , Ciota Z.
• Języki publikacji: PL

Abstrakty

PL

Opracowano metodę efektywnego projektowanja podstawowych bloków układów prądowych CMOS. minimaljzując przesłuchy sygnału zegarowego oraz niepożądane efekty pasożytnicze. Powstała w ten sposób biblioteka, umożliwiająca szybkie projektowanie układów prądowych pracujących zarówno w czasie ciągłym jak również z wykorzystaniem cyfrowych sygnałów zegarowych.

Słowa kluczowe

PL

CMOS

EN

CMOS

• Wydawca: Katedra Mikroelektroniki i Technik Informatycznych Politechniki Łódzkiej
• Czasopismo: Mikroelektronika i Informatyka : prace naukowe
• Rocznik: 2001
• Tom: Z. nr 1
• Strony: 53--62
• Opis fizyczny: Bibliogr. 12 poz., wykr.

Twórcy

autor

Jankowski M.

• Politechnika Łódzka. Katedra Mikroelektroniki i Technik Informatycznych

autor

Ciota Z.

• Politechnika Łódzka. Katedra Mikroelektroniki i Technik Informatycznych

Bibliografia

• [1] C. Toumazou, F. J. Lidgey, D. G. Haigh, „Analogue IC design: the current mode design", Peter Peregrinus Ltd.,1990.
• [2] M. Jankowski, Z. Ciota, A. Napieralski, „ Methodology of CMOS VLSI Design Using current mode Approach”, MIXDES 2000 Poland Conference Proceedings, 2000.
• [3] M. Jankowski, Z. Ciota, A. Napieralski, „A Clock Feedthrough Reduction for Current Memory Cells", XXIIIIMAPS Poland Conference Proceedings, 1999.
• [4] C. Toumazou, J. B. Hughes, D. M. Pattullo, „Regulated cascode switched-current memory cell", Electronic Letters, 1990, vol. 26, pp. 303-305.
• [5] K. Wawryn, “Układy z przełączanymi prądami”, Wydawnictwa Naukowo-Techniczne, Warszawa 1997.
• [6] H.-K. Yang, E.I. El-Masry, “Clock feedthrough analysis and cancellation in current sample/hold circuits”, IEE Proc.-Circuits Devices Syst., Vol. 141, No. 6, December 1995.
• [7] C. Toumazou, N. C. Battersby, C. Marglas, “High-performance algorithmic switched-current memory cell”. Electronic Letters 13“1 September 1990 Vol. 26 No. 19.
• [8] W.B. Wilson, E. J. Swanson, R.B. Fair, ’’Measurement and Modeling of Charge Feedthrough in n-Channel MOS Analog Switches”, IEEE Journal of Solid-State Circuits, Vol. SC-20, No. 6, December 1985.
• [9] T.S. Fiez, DJ. Allstot, “CMOS Switched-Current Ladder Filters”, IEEE Journal of Solid-State Circuits, Vol. 25, No. 6, December 1990.
• [10] G. Gęsiarz, Z. Ciota, A. Napieralski: "Current-mode approach in high-speed low power A/D converters”. Proc. European Conference on Circiut Theory and Design - ECCTD'99, 28Aug. - 2 Sept. 1999, Stresa, Italy, pp. 153-156
• [11] M. Jankowski, Z. Ciota, A. Napieralski, „CMOS Realisation of Switched Current Discrete-Time Filter”, NORSIG 2000 - IEEE Nordic Signal Processing Symposium Proceedings, 2000.
• [12] C. Toumazou, S. Xiao, “N-step charge injection cancellation scheme for very accurate switched current circuits”, ELECTRONIC LETTERS 281*1 April 1994 Vol. 30.