Grupowanie instrukcji współbieżnych w procesie podziału opisów wykonanych w języku VHDL

• Autorzy: Kiełbik R. , Szymański T.
• Konferencja: Konferencja Katedry Mikroelektroniki i Technik Informatycznych Mikorzyn 2005
• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiony został algorytm grupowania instrukcji współbieżnych języka VHDL, jaki może zostać zastosowany w celu usprawnienia wysokopoziomowej analizy i przetwarzania opisów wykonanych w tym języku. Wady i zalety zaproponowanego algorytmu omówione zostały na przykładzie procesu podziału opisów pod kątem ich późniejszej implementacji w dynamicznie rekonfigurowalnych układach FPGA.

Słowa kluczowe

PL

VHDL; FPGA; grupowanie instrukcji współbieżnych

EN

VHDL

• Wydawca: Katedra Mikroelektroniki i Technik Informatycznych Politechniki Łódzkiej
• Czasopismo: Mikroelektronika i Informatyka : prace naukowe
• Rocznik: 2005
• Tom: Z. nr 5
• Strony: 65--68
• Opis fizyczny: Bibliogr. 2 poz.

Twórcy

autor

Kiełbik R.

• Katedra Mikroelektroniki i Technik Informatycznych. Politechnika Łódzka

autor

Szymański T.

• Katedra Mikroelektroniki i Technik Informatycznych. Politechnika Łódzka

Bibliografia

• [1] Kiełbik R.: Efficient methods of resource management in re-programmable systems. Rozprawa doktorska, Łódź, Polska, Czerwiec 2005
• [2] Kiełbik R., Napieralski A., Jabłoński G., Szymański T., Moreno J.M.: Algorytm dzielenia struktury opisanej w języku VHDL na dwie równoważne jej podstruktury. Materiały Krajowej Konferencji Naukowej nt: Reprogramowalne Układy Cyfrowe (RUC2002), pp. 51-58, Szczecin, Polska, Maj 2002