Application of universal systolic array simulator for digital signal processing problems

• Autorzy: Kwapisz M.

Warianty tytułu

PL

Uniwersalny symulator tablic systolicznych w zastosowaniach do wybranych problemów cyfrowego przetwarzania sygnałów

• Języki publikacji: EN

Abstrakty

EN

This paper presents goals and thesis of my PhD dissertation concerning systolic arrays design. As an example, a few systolic FIR filters are presented. These filters were designed and verified using original author's application called universal systolic array simulator. There are also presented algorithms for systolic array optimization that are implemented in the universal simulator. Systolic arrays designs shown here and in the dissertation, prove the correctness of these optimization algorithms. Finally, all dissertation results and open problems are briefly described.

PL

Niniejszy artykuł przedstawia cele i tezy mojej pracy doktorskiej dotyczącej projektowania układów o architekturze systolicznej. Jako przykład zaprezentowano kilka projektów systolicznych filtrów NOI. Te filtry zostały zaprojektowane i zweryfikowano ich działanie przy pomocy autorskiego narzędzia, uniwersalnego symulatora tablic systolicznych. W artykule zaprezentowano także algorytmy służące do optymalizacji tablic systolicznych. Algorytmy te zostały zaimplementowane w uniwersalnym symulatorze, a przedstawione tutaj, oraz w rozprawie doktorskiej, tablice systoliczne dowodzą ich poprawności. Na koniec krótko opisano wszystkie wyniki rozprawy oraz przyszłe kierunki badań.

Słowa kluczowe

EN

systolic array simulator; systolic arrays design; systolic arrays; digital processing; signal processing

PL

symulator tablic systolicznych; projektowanie systoliczne; tablice systoliczne; przetwarzanie cyfrowe; przetwarzanie sygnałów

• Wydawca: Wydawnictwo Politechniki Łódzkiej
• Czasopismo: Zeszyty Naukowe. Elektryka / Politechnika Łódzka
• Rocznik: 2006
• Tom: z. 107
• Strony: 32--42
• Opis fizyczny: Bibliogr. 17 poz.

Twórcy

autor

Kwapisz M.

• Technical University of Łódź, Division of Computer Networks

Bibliografia

• [1] Fortes J.A.B., Wah B.W.: Systolic arrays from concept to implementation, IEEE Computer 07/1987.
• [2] Fortes J.A.B., Fu K.S., Wah B.W.: Systematic Design Approaches for Algorithmically Specified Systolic Arrays. Computer Architecture: From Concepts to Systems, ed. Milutinovic V.M. pp. 454-494, Elsevier 1988.
• [3] Foster M.J., Kung H.T.: The Design of special purpose VLSI chips, IEEE Computer 01/1980.
• [4] Kung H.T.: Why systolic architectures. IEEE Computer, vol. 15, No. 1, 1982.
• [5] Kung H.T., Leiserson C.E.: Systolic Arrays for VLSI, Technical Report CMU-CS-79-103, Carnegie-Mellon University, Pitsburg, Pa, 1978.
• [6] Kung S.Y.: VLSI Array Processors, Prentice-Hall Inc., 1988.
• [7] Klimczak S., Kwapisz M., Lipowska-Nadolska E.: Application of Systolic computer SYSTOLA 1024 in image compression process in standard JPEG2000,3rd International Conference PARELEC, pp. 435-439, Warszawa 2002.
• [8] Kwapisz M. Lipowska-Nadolska E.: Genetic Algorithm Realization on SYSTOLA 1024 Computer (in Polish), XXIV International Conference SPETO, pp. 511-514, Ustroń 2001.
• [9] Lipowska-Nadolska E., Kwapisz M.: Systolic Array Design with Dependence Graph, XXVI International Conference SPETO, pp. 443-446, Niedzica 2003.
• [10] Kwapisz M.: Project of an Application for Designing and Simulating Systolic Arrays (in Polish), X Konferencja Sieci i Systemy Informatyczne, pp. 557-565, Łódź 2002.
• [11] Kwapisz M. An Example of Usage of Universal Systolic Array Simulator (in Polish), Przegląd Elektrotechniczny 1/2005, str. 25-27.
• [12] Kwapisz M.: Designing of Linear Systolic Arrays Using Dependence Graphs and Signal Flow Graphs (in Polish), XI Konferencja Sieci i Systemy Informatyczne, pp. 389-396,Łódź 2003.
• [13] Lipowska-Nadolska E., Kwapisz M.: Systolic Realization of LU Decomposition (in Polish), XXVIII International Conference SPETO, pp. 317-322, Ustroń 2005.
• [14] Lipowska-Nadolska E.: Systolic Approach of Matrix Form in Signal Processing (in Polish), praca habilitacyjna, Prace Instytutu Elektrotechniki, zeszyt 166, 1991.
• [15] Moreno J.H., Lang T.: Matrix Computations on Systolic-Type Arrays. Kluwer Academic Publishers, 1992.
• [16] Petkov N.: Systolic Parallel Processing, Elsevier, North-Holland, 1993.
• [17] Shang W., Fortes J.A.B.: Time Optimal Linear Schedules for Algorithms with Uniform Dependencies. IEEE Transactions on Computers, Vol. 40, No. 6, pp. 723-742, June 1991.