Półprzewodnikowa realizacja filtrów medianowych obrazu o architekturze sieci neuronowych komórkowych

• Autorzy: Kowalski J.

Warianty tytułu

EN

Hardware implementation of image median filters based of cellular neural network architecture

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono dwa układy scalone filtrów medianowych obrazu o architekturze sieci neuronowej komórkowej (SNK) zaprojektowane w technologii CMOS MIETEC 2.4 µm oraz CMOS AMS 0.8 µm CYE. Pierwszy układ jest zdolny przetwarzać obraz z rozdzielczością 64 pikseli na linią obrazu, zaś drugi z rozdzielczością 300 pikseli na linię. Układy scalone są przystosowane do pracy w czasie rzeczywistym. Aby zwielokrotnić rozdzielczość przetwarzanego obrazu można wykorzystać jednocześnie kilka układów scalonych, łącząc je w wykorzystaniem specjalnych wyprowadzeń.

EN

The VLSI implementation of two analogue image median filters has been described in this paper. The concept is based on Cellular Neural Network with nonlinear cloning template. The first one circuit has been realized in CMOS MIETEC 2.4 µm technology and its additional option is a possibility of image average filtering. This chip allows for processing of images with 64 pixels horizontal resolution. The second one chip has been implemented in CMOS AMS 0.8 µm CYE technology. This chip allows for processing of images with 300 pixels horizontal resolution and its nonlinear cloning template is programmable. The image resolution can be increased by cascading connections of integrated circuits. The circuits parallel and analogue operation allows for real-time processing of images.

Słowa kluczowe

PL

przetwarzanie obrazów; filtr medianowy; sieć neuronowa komórkowa; CMOS

EN

image processing; median filter; cellular neural network; CMOS

• Wydawca: Politechnika Łódzka, Instytut Elektroniki
• Czasopismo: Elektronika : prace naukowe
• Rocznik: 2001
• Tom: nr 6
• Strony: 95--113
• Opis fizyczny: Bibliogr. 33 poz.

Twórcy

autor

Kowalski J.

• Institute of Electronics, Technical University of Łódź,

Bibliografia

• [1] L. Y. Ruikang Yang, M. Gabbouj, Y. Neuvo, Weighted Median Filters: A Tutorial, IEEE Trans. Circuits and Systems-II: Analog and Digital Signal Processing, vol. 43, no. 3, pp. 157-192, March. 1996.
• [2] I. Pitas, A. N. Venetsanopoulos, Nonlinear Digital Filters, Boston: Klüver Academic Publishers, 1990.
• [3] A. Buchowicz, K. Lipiński, Zastosowanie wielostopniowych filtrów medianowych do przetwarzania sygnału wizyjnego w czasie rzeczywistym, Krajowe Sympozjum Telekomunikacji, pp. 322-331, Bydgoszcz, wrzesień 1995.
• [4] L. A. Christopher. W. T. Mayweather, and S. S. Perlman, A VLSI median filter for impulse noise elimination in composite or component TV signals, IEEE on Consumer Electronics, vol. 34, pp. 262-267, Feb. 1988.
• [5] M. Karaman, L. Onural, and A. Atalar, Design and Implementation of a General- Purpose Median Filter Unit in CMOS VLSI, IEEE Journal of Solid-State Circuits, vol. 25, No. 2, pp. 505-512, 1990.
• [6] R. Roncella, R. Saletti, and P. Terreni, 70-MHz 2-pm CMOS Bit-Level Systolic Array Median Filter, IEEE Journal of Solid-State Circuits, vol. 28, No. 5, pp. 530-536, 1993.
• [7] C. Chen, L. Chen and J.Hsiao, VLSI implementation of selective median filter, IIEEE on Consumer Electronics, vol. 42, no. 1, February 1996.
• [8] В. E. Shi, Order Statistic Filtering with Cellular Neural Networks, CNNA-94 Third IEEE International Workshop on Cellular Neural Networks and their Applications, Rome, Italy, December 18-21, 1994, pp. 441-443.
• [9] J. Kowalski, K. Ślot, T. Kacprzak, VLSI Cellular Neural Network Based Median Filter for Real-Time Video Signal Processing, IEEE Workshop on Nonlinear Signal and Image Processing, Michigan USA, September 8-10, 1997.
• [10] J. Kowalski, T. Kacprzak, К. Ślot, VLSI Implementation of Analog Image Median Filter with Average Filter Option Based on Cellular Neural Network Architecture, XXI Krajowa Konferencja Teoria Obwodów i Układy Elektroniczne - KKTOiUE, Proceedings, vol. 2, pp. 643-648, Kiekrz, 22-24 października, 1998.
• [11] K. Ślot, J. Kowalski, A. Napieralski, T. Kacprzak, Analogue median/average image filter based on cellular neural network paradigm, Electronics Letters, 16th September 1999, vol. 35, No. 19, pp. 1619-1620.
• [12] J. Kowalski, Raport naukowy z realizacji badań własnych nr I-16/1/BW/99, Stanowisko testowe układu scalonego filtru medianowego w implementacji sieci neuronowej komórkowej, Politechnika Łódzka, Instytut Elektroniki, Łódź, luty 2000.
• [13] J. Kowalski, T. Kacprzak, A. De Vos, A VLSI Circuit Idea of Cellular Neural Network Based Weighted Median Image Filter, Proceedings of the 7th International Conference on Mixed Design of Integrated Circuits and Systems - MIXDES’2000, Gdynia, Poland, pp. 403-406, June 15-17, 2000.
• [14] Andrzej Ferdzyn, Analiza i projektowanie filtrów medianowych o architekturze sieci neuronowych komórkowych w technologii CMOS VLSI - praca magisterska, wrzesień 2000, opiekun dr inż. Jacek Kowalski.
• [15] J. Kowalski, Raport naukowy z realizacji badań własnych nr I-16/2/BW/00, Weryfikacja doświadczalna filtru medianowego czasu rzeczywistego obrazów wideo, Politechnika Łódzka, Instytut Elektroniki, Łódź, luty 2001.
• [16] J. Kowalski, T. Kacprzak, A. De Vos, Parallel Weighted Median Image Filter Based on Cellular Neural Network Paradigm, Proceedings of the 8th International Conference on Mixed Design of Integrated Circuits and Systems - MIXDES ’2001, Zakopane, Poland, pp. 201-206, June 21-23, 2001.
• [17] J. Kowalski, T. Kacprzak, Cellular Neural Network Based Weighted Median Filter for Real Time Image Processing, referat przyjęty na International Conference on Image Processing - ICIP 2001, Thessaloniki, Greece, October 7-10, 2001.
• [18] J. Kowalski, T. Kacprzak, K. Slot, Analogue VLSI Chip of Image Median/ Average Filter Based on Cellular Neural Network Paradigm, Proc. of an International Conference on Signals and Electronic Systems - ICSES’2001, Łódź, Poland, September 18-21, 2001, pp. 457-462.
• [19] J. Kowalski, T. Kacprzak, К. Ślot, P. Dębiec, Functional Tests Results of Analogue VLSI Chip of Image Median/Average Filter Based on Cellular Neural Network Paradigm, Proc. of an International Conference on Signals and Electronic Systems - ICSES’2001, Łódź, Poland, September 18-21, 2001, pp 221-226.
• [20] P. H. Dietz and L. R. Carley, Simple Networks for Pixel plane median filtering, IEEE Trans. Circuits and Systems-II: Analog and Digital Signal Processing, vol. 40, pp. 799-801, Dec. 1993.
• [21] A. Diaz-Sanchaz, J. Ramirez-Angulo, A. Lopez and E. Sanchez-Sinencio, A Parallel Analog Median Filter, IEEE International Conference on Electronics, Circuits and Systems, Vol.l, Lisboa, Portugal, 7-10 September, 1998, pp. 381-384.
• [22] Jacek Kowalski, Analiza projektowa reprogramowalnych sieci neuronowych komórkowych w technice półprzewodnikowych układów analogowych CMOS wielkiej skali integracji, Rozprawa Doktorska, Politechnika Łódzka, Instytut Elektroniki, Łódź, 1998.
• [23] Das C., MIETEC 2pm CMOS MPC, MIE/F/06, IMEC/EUROCHIP, March 1993.
• [24] T. Sakurai, A. R. Newton, Alpha-Power Law MOSFET Model and its Applications to CMOS Inverter Delay and Other Formulas, IEEE Journal of Solid-State Circuits, vol.25, No.2, April 1990, pp.584-594.
• [25] T. Sakurai, A. R. Newton, Delay Analysis of Series-Connected MOSFET Circuits, IEEE Journal of Solid-State Circuits, vol.26, No.2, February 1991, pp.122-131.
• [26] T. Sakurai and A. R. Newton, A Simple MOSFET Model for Circuit Analysis, IEEE Trans, on Electron Devices, vol. 38, no. 4, April 1991, pp. 887-893.
• [27] BSIM3v3 Manual - University of California, Berkeley, CA 94720.
• [28] J. Kowalski, V. Breuer, T. Kacprzak, BSIM3v3 MOSFET Model Several Important DC Parameters Extraction Using Triode Region Static Characteristics, Proceedings of the International Conference on Signals and Electronic Systems - ICSES’2000, Ustroń, Poland, pp. 301-306, October 17-20, 2000.
• [29] J. Kowalski, M. Strzelecki, A. De Vos, Kohonen Neural Network Chip: Preliminary Results of Circuit Tests, International Conference on Mixed Design of Integrated Circuits and Systems - MIXDES’99, Kraków, pp. 503-506, 17-19 June, 1999.
• [30] J. Kowalski, M. Strzelecki, A VLSI Kohonen Neural Network Chip and its Basic Measurements Results, 2000 International Symposium on Nonlinear Theory and its Applications - NOLTA 2000, Dresden, Germany, Proceedings, vol. 1, pp. 401-404, September 17-21, 2000.
• [31] Nasser К. Al-Ani, T. Kacprzak, J. Kowalski, A Programmable Analog Cellulal Neural Network Based on Multiple-Input Transconductance CMOS Amplifier, European Conference on Circuit Theory and Design - ECCTD’99,29 August - 2 September, Stresa, Italy, vol. 2, pp. 948-951, 1999.
• [32] Nasser K. Al-Ani, T. Kacprzak, J. Kowalski, A Programmable gm-c Time-varying Cellular Neural Networks Implementation for Optimization and Image Processing, V Conference Neural Networks and Soft Computing, Proceedings of the Conference, ed. L. Rutkowski, R. Tadeusiewicz, Zakopane, Poland, pp. 730-737, June 6-10, 2000,.
• [33] J. Kowalski, T. Kacprzak, Analiza i projektowanie sieci neuronowych komórkowych realizowanych w technice układowej wzmacniaczy transkonduktancyjnych jedno- i wielowejściowych, Kwartalnik Elektroniki i Telekomunikacji, Tom 47, Zeszyt 1, pp. 87-119, Wydawnictwo Naukowe PWN, Warszawa 2001.