Tytuł artykułu
Autorzy
Identyfikatory
Warianty tytułu
Logic circuitry with semiconductor quantum devices
Języki publikacji
Abstrakty
Przyrządy półprzewodnikowe oparte na zjawiskach fizycznych występujących w strukturach o wymiarach nanometrów, znane jako przyrządy kwantowe znajdują coraz więcej praktycznych zastosowań zarówno w układach analogowych wielkiej częstotliwości, jak i układach cyfrowych o bardzo krótkich czasach przełączania. Artykuł niniejszy poświęcony jest omówieniu aktualnych tendencji rozwoju układów logicznych, stanowiących podstawą techniki cyfrowej, wykonywanych przy wykorzystaniu najnowszych osiągnięć nanoelektroniki. Szerzej zostały przedstawione układy z przyrządami typu SET (Single Electron Device) oraz typu RTD (Resonant Tunneling Devices).
In order to continue the miniaturization of circuit elements down to the nanometer scale researches are investigating several alternatives to the CMOS IC for ultra dense and ultra high-speed circuits. These new nanometer-scale electronic devices perform both switches and amplifiers just like today's transistors. However, unlike today's MOSFETs, which operate based on the movement of masses of electrons in bulk semiconductor, the new devices take advantage of quantum mechanical phenomena that emerge on the nanometer scale, including the discreteness of electrons. There are several promising ideas to implement nanoelectronic devices. The most current ones are: resonant tunneling devices and single-electron-transistors. The fundamental physical principle of single-electron devices is the Coulomb-blockade resulting from the quantization of the elementary charge in insulated node of a double-junction structure. Resonant tunneling devices are based on electron transport via discrete energy levels in quantum-well structures. An introduction to this new field of electronic one can find in [6] and [7]. In this paper some more information are given concerning the quantum devices application in the logic circuits and systems. It is expected that in nanoelectronic systems the building blocks with an increased functionality with the extension of conventional Boolean gates, linear threshold networks, and multiple-valued logic will be used.
Czasopismo
Rocznik
Tom
Strony
5--22
Opis fizyczny
Bibliogr. 21 poz.
Twórcy
autor
- Institute of Electronics, Technical University of Łódź, zdzislaw@ck-sg.p.lodz.pl
Bibliografia
- [1] R. Compano, L. Molenkamp, D.J. Paul, Technology Roadmap for Nanoelectro- nics, European Commission, April 1999.
- [2] D. L. Critchlow, MOSFET Scaling - the Driver of VLSI Technology, Proc. IEEE, April 1999, pp. 668-678;
- [3] K. F. Goser i in., Aspects of Systems and Circuits for Nanoelectronics - Proc. IEEE, April 1997, pp. 558-573;
- [4] D. Goldhaber-Gordon i in., Overview of Nanoelectronic Devices - Proc. IEEE, April 1997, pp. 521-540;
- [5] D.H. Kim in., Silicon Single-Electron Transistors With Sidewall Depletion Gates and Their Application to Dynamic Single-Electron Transistor Logic, IEEE Trans, on ED-49, pp. 627-635, April 2002.
- [6] Z. Korzec, Nanoelektronika - elektronika XXI wieku, Elektronika, Prace Naukowe Instytutu Elektroniki PŁ, Zeszyt No 4, 1999
- [7] Z. Korzec, Nanoelektronowe przyrządy półprzewodnikowe jednoelektronowe, Elektronika, Prace Naukowe Instytutu Elektroniki PŁ, Zeszyt No 5, pp.5-20,2000
- [8] C. S. Lent P. D. Tougaw, A Device Architecture for Computing with Quantum Dots, Proc. IEEE, April 1997, pp. 541-557;
- [9] K. K. Likharev, Single Electron Devices and Their Applications, Proc. IEEE, April 1999, pp. 606-651;
- [10] R. H. Mathews in., A New RTD-FET Logic Family, IEEE Proc.,V.87, pp. 596- 605, April 1999.
- [11] P. Mazumder i in., Digital circuit Applications of Resonant Tunneling Devices, Proc. IEEE, April 1998, pp. 664-688;
- [12] Y. Ono in., Fabrication Method for IC-Oriented Si Single-Electron Transistors, IEEE Trans.on ED 47, pp. 147-153,2000;
- [13] V. P. Roychowdhury, D. B. Janes, S. Bandyopadhyay, Nanoelectronic Architecture for Boolean Logic, Proc. IEEE, April 1997, pp. 574-588;
- [14] A. Scholze, A. Schenk, W. Fichtner, Single-Electron Device Simulation, IEEE Trans, on ED-47, pp. 1811-1818, October 2000.
- [15] M. A. Reed, Molecular-Scale Electronics, Proc. IEEE, April 1999, pp. 652-658;
- [16] J. P. Sun i in., Resonant Tunneling Diodes: Models and properties, Proc. IEEE, April 1998, pp. 641-663;
- [17] Y. Tuar i in., CMOS Scaling into the Nanometer Regime, Proc. IEEE, April 1997, pp.484-504;
- [18] C. Wasshuber i in., A Comparative Study of Single-Electron Memories, IEEE Trans, on ED, November 1998; pp. 2365-2371;
- [19] H.-S.P. Wong i in., Nanoscale CMOS, Proc. IEEE, April 1999, pp. 537-570;
- [20] Y. S. Yu i in., Macromodeling of Single-Electron Transistors for Efficient Circuit Simulation, IEEE Trans, on ED, August 1999, pp. 1667-1671;
- [21] Z. Yu, R.W. Dutton, R. A. Kiehl, Circuit Device Modeling at the Quantum Level, IEEE Trans, on ED-47, pp. 1819-1825, October 2000.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-LOD1-0019-0011