Efficient methods of resource management in re-programmable systems

• Autorzy: Kiełbik R.

Warianty tytułu

PL

Efektywne metody wykorzystywania zasobów systemów reprogramowalnych

• Języki publikacji: EN

Abstrakty

EN

This paper summarises results of the research devoted to the efficient resource management in Dynamically re-configurable Field Programmable Gate Arrays (D_FPGAs). These devices represent currently a very popular family of integrated circuits. The author has been involved in the research on their capabilities since 1999. Last time he was participating in the European Project RECONF 2 (IST-2001-34016) [www.reconf.org]. The main aim of this project was to develop an appropriate methodology and specialized computer tools supporting an automatic design process of digital systems based on D_FPGAs. The task of the author was to solve the main problem of this design process which is an automatic partitioning.

PL

Praca poświęcona jest narzędziom CAD wspierającym projektowanie systemów realizowanych w oparciu o układy dynamicznie reprogramowalne. Szczególny nacisk położony jest na proces partycjonowania systemów na podsystemy w celu ich dynamicznej implementacji w układzie. Praca zawiera szczegółowy opis zaproponowanego przez autora algorytmu partycjonowania oraz eksperymentalne wyniki jego działania.

Słowa kluczowe

EN

digital system; dynamic reconfiguration; partitioning algorithm; CAD tools

PL

system cyfrowy; rekonfiguracja dynamiczna; algorytm partycjonowania; narzędzia CAD

• Wydawca: Wydawnictwo Politechniki Łódzkiej
• Czasopismo: Zeszyty Naukowe. Elektryka / Politechnika Łódzka
• Rocznik: 2006
• Tom: z. 109
• Strony: 35--40
• Opis fizyczny: Bibliogr. 6 poz.

Twórcy

autor

Kiełbik R.

• Technical University of Łódź, Department of Microelectronics and Computer Science

Bibliografia

• [1] Butel P., Habay G., Rachet A.: Managing Partial Dynamic Reconfiguration in Virtex-II Pro FPGAs. Xcell Journal, www.xilinx.com, 2004.
• [2] Cardoso J.M.P.: On Combining Temporal Partitioning and Sharing of Functional Units in Compilation for Reconfigurable Architectures. IEEE Transactions on Computers, Vol. 52, No. 10, pp. 1362-1375, October 2003.
• [3] Fiduccia C.M., Mattheyses R.M.: A Linear-Time Heuristic for Improving Network Partitions. Proceedings of the Design Automation Conference (DAC'1982), Las Vegas, USA, pp. 175-181, June 1982.
• [4] Liu H., Wong D.F.: A Graph Theoretic Optimal Algorithm for Schedule Compression in Time-Multiplexed FPGA Partitioning. Proceedings of International Conference on Computer Aided Design (ICCAD'1999), pp. 400-405, San Jose, California, United States, November 1999.
• [5] Tanougast, C., Berviller, Y., Weber, S., Brunet, P.: A Partitioning Methodology That Optimises the Area on Reconfigurable Real-Time Embedded Systems EURASIP Journal on Applied Signal Processing, pp. 494-501, June 2003.
• [6] Vasilko M., Ati-Boudaoud D.: Scheduling for Dynamically Reconfigurable FPGAs. Proceedings of An International Workshop on Logic and Architecture Synthesis (WLAS'1995), pp. 328-336, Grenoble, France, December 1995.