Nowa metoda szybkiego wyznaczania przebiegu temperatury wnętrza tranzystora w układzie klucza równoległego

• Autorzy: Górecki K. , Zarębski J.

Warianty tytułu

EN

A new method of fast calculations of the junction temperature of the transistor operating in the parallel switch circuit

• Języki publikacji: PL

Abstrakty

PL

W artykule zaproponowano nową metodę wyznaczania czasowego przebiegu temperatury wnętrza tranzystora pracującego w układzie klucza równoległego. Metoda ta zapewnia skrócenie czasu obliczeń w stosunku do klasycznych algorytmów analizy elektrotermicznej. Realizacja metody wymaga określonych relacji między wartościami elektrycznych i termicznych stałych czasowych tranzystora oraz wartością okresu sygnału sterującego tranzystor. Poprawność algorytmu zweryfikowano na przykładzie klucza równoległego z tranzystora Darlingtona.

EN

In the paper a new method of fast calculations of the junction temperature of the transistor operating in the parallel switch circuit is proposed. The realisation of the method is possible only for the adequate relations between the transistor electrical and thermal time constants and the period of the controlling signal. The correctness of the method was verified for the parallel switch circuit with the Darlington transistor.

Słowa kluczowe

PL

elektronika morska; tranzystor Darlingtona; układ klucza równoległego

EN

marine electronic; Darlington transistor; parallel switch circuit

• Wydawca: Wydawnictwo Uniwersytetu Morskiego w Gdyni
• Czasopismo: Zeszyty Naukowe Akademii Morskiej w Gdyni
• Rocznik: 2004
• Tom: nr 53
• Strony: 113--120
• Opis fizyczny: Bibliogr. 10 poz., rys., tab.

Twórcy

autor

Górecki K.

• Akademia Morska w Gdyni Wydział Elektryczny Katedra Radioelektroniki Morskiej

autor

Zarębski J.

• Akademia Morska w Gdyni Wydział Elektryczny Katedra Radioelektroniki Morskiej

Bibliografia

• 1. Zarębski J., Modelowanie, symulacja i pomiary przebiegów elektrotermicznych w elementach półprzewodnikowych i układach elektronicznych, Prace Naukowe Wyższej Szkoły Morskiej w Gdyni, Gdynia 1996.
• 2. Zarębski J., Górecki K., Symulacja oddziaływań elektrotermicznych w układach tranzystorowych za pomocą programu SPICE, XVII Seminarium z Podstaw Elektrotechniki i Teorii Obwodów SPETO'94, Wisła 1994, vol. 2, s. 407.
• 3. Górecki K., Zarębski J., Stepowicz W.J., Elekttyczna i elektrotermiczna analiza układów elektronicznych, VI Sympozjum „Podstawowe Problemy Energoelektroniki i Elektromechaniki" PPEE, Ustroń 1995, s.47.
• 4. Zarębski J., Górecki K., Stepowicz W.J., Problemy występujące w elektrotermicznej analizie układów elektronicznych za pomocą programu SPICE, XX Seminarium z Podstaw Elektrotechniki i Teorii Obwodów SPETO'97, Ustroń 1997, t. 2, s. 371.
• 5. Chua L.O., Lin P.M., Komputerowa analiza układów elektronicznych, WNT, Warszawa 1981.
• 6. Zarębski J., The Time Dependence Calculations of the Junction Temperature of Semiconductor Devices, Int. Journal of Microcomputer Applications, vol. 13, no. 2, June 1994, p. 62.
• 7. Górecki K., Zarębski J., Badanie właściwości wybranych algorytmów splotowych do analizy termicznej układów elektronicznych, „Kwartalnik Elektroniki i Telekomunikacji", t. 46, z. 4, 2000, s. 633.
• 8. Górecki K., Elektrotermiczny makromodel tranzystora Darlingtona do analizy układów elektronicznych, praca doktorska, Politechnika Gdańska, 1999 (niepublikowana).
• 9. Tietze U., Schenk Ch., Układy półprzewodnikowe, WNT, Warszawa 1987.
• 10. Zarębski J., Górecki K., Stepowicz W.J., Wpływ sposobu zamocowania tranzystora na jego rezystancję termiczną, VI Konferencja Naukowa „Technologia Elektronowa" ELTE'97, Krynica 1997, t. 1., s. 708.