Badanie algorytmu rozpoznawania symetrii argumentów funkcji logicznych

• Autorzy: Hołowiński G. , Małecki K.

Warianty tytułu

EN

Research on Symmetry Recognition Algorithm of Logical Functions Arguments

• Języki publikacji: PL

Abstrakty

PL

W praktyce istotnym problemem jest zmniejszenie liczby wejść układu logicznego, np. układu sterowania, procesora lub jego modułu, itp. Rozpoznanie symetrii argumentów funkcji logicznych pozwala na zmniejszenie liczby wejść takiego układu.W niniejszym artykule autorzy przedstawiają wyniki badań nad algorytmem poszukiwania symetrii zmiennych dla form wielomianowych. Proponowane rozwiązanie dotyczy nie tylko układów logicznych, ale także tych zjawisk, które można zapisać w postaci funkcji lub systemu funkcji logicznych.

EN

An essential practical problem is to decrease the number of inputs in the logical system, e. g. the control system, the processor or its module etc. A recognition of the symmetry of logical functions arguments permits to decrease the input number of such a system. The present paper presents the results of research on an algorithm of searching for symmetry of variables for polynomial forms. The solution suggested concerns not only logical systems, but also those phenomena which can be recorded in the form of functions or a system of logical functions.

Słowa kluczowe

PL

symetria funkcji; rozpoznawanie symetryczności; generator indeksów

• Wydawca: Dział Wydawnictw Wyższej Szkoły Morskiej
• Czasopismo: Zeszyty Naukowe / Wyższa Szkoła Morska w Szczecinie
• Rocznik: 2003
• Tom: nr 72
• Strony: 93--104
• Opis fizyczny: Bibliogr. 7 poz., rys., tab.

Twórcy

autor

Hołowiński G.

• Hołowiński Wyższa Szkoła Morska w Szczecinie Wydział Inżynieryjno-Ekonomiczny Transportu Instytut Zarządzania Transportem 70-507 Szczecin, ul. H. Pobożnego 11

autor

Małecki K.

• Politechnika Szczecińska Wydział Informatyki Szczecin, ul. Żołnierska 49

• Hołowiński, G. - Wyższa Szkoła Morska w Szczecinie Wydział Inżynieryjno-Ekonomiczny Transportu Instytut Zarządzania Transportem 70-507 Szczecin, ul. H. Pobożnego 11; Małecki, K. - Politechnika Szczecińska Wydział Informatyki Szczecin, ul. Żołnierska 49,

Bibliografia

• 1. Chien-Chang Tsai, Marek-Sadowska M., Generalized Reed-Muller Forms as a Tool to Detect Symmetries, IEEE Trans, on Computers, 1996, no.1, vol. C-45, pp. 33-40.
• 2. Moller D., Molitor J., Drechsler R., Symmetry Based Variable Ordering for ROBDDs, Proc. IFIP Workshop on Logic and Architecture Synthesis, 1994,pp. 47-53.
• 3. Brayton R.K., Hatchel G.D., McMullen C.T., Sangiovanni-Vincentelli A.L., Logic Minimization Algorithms for VLSI Synthesis, Kluwer Academic Publishers, Boston, 1984.
• 4. Luba T., Jasiński K., Zbierzchowski B., Specjalizowane układy cyfrowe w strukturach PLD i FPGA, Wydawnictwa Komunikacji i Łączności, Warszawa, 1997.
• 5. Falkowski B., Hołowiński G., Małecki K., Effective Minimization of Logic Functions in RM Domain, Proc. Int. Conf. Applications of Computer Systems, Szczecin, Poland, 1997, pp. 248-255.
• 6. Davio M.J., Deschamps P., Thayse A., Discrete and Switching Functions, McGraw-Hill Int. Book Co., 1978.
• 7. Małecki K., Nowy algorytm do minimalizacji systemów funkcji boolowskich w klasie wielomianów arytmetycznych, XX Międzynarodowe Sympozjum Naukowe Studentów i Młodych Pracowników Nauki, Zielona Góra, 1998, pp. 319-323.