Dynamiczna rekonfiguracja wątków w systemach czasu rzeczywistego pracujacych w warunkach pełnej powtarzalności czasowej

• Autorzy: Pułka A. , Milik A.

Warianty tytułu

EN

Dynamic reconfiguration of threads in PRET real-time systems

• Języki publikacji: PL

Abstrakty

PL

Artykuł dotyczy zagadnień projektowania systemów czasu rzeczywistego z powtarzalnością, czasową. W pracy zaproponowano nową, oryginalną, architekturę wielozadaniową, elektronicznego systemu wbudowanego z przeplotem wątków. Opisano poszczególne elementy składowe systemu, szczególny nacisk położono na programowalny kontroler przeplotu, jednostkę odpowiedzialną za sterowanie kolejnością przetwarzanych wątków w potoku. Zaproponowano dodatkowe rozwiązanie układu arbitrażowego SDPA pracującego w tle, którego zadanie polega na dynamicznej rekonfiguracji przetwarzanych zadań. Przedstawiono uzyskane rezultaty implementacyjne i symulacyjne. Przedstawiono wnioski końcowe podkreślające elastyczność i uniwersalność zaproponowanego rozwiązania.

EN

The paper concerns design of real time systems that meet precision time (PRET) requirements. A new, original architecture of the multithread embedded system with programmable interleaved pipelining is introduced. Main components are described with special attention devoted to the interleave controller. This element of the system is responsible for controlling of the order of threads loaded into the processor's pipeline. The idea of shadow deadline processing arbiter responsible for dynamic reconfiguration of performed threads (tasks) is given. Results of the implementation and simulation of different arbitration schemes are discussed. Conclusions emphasizing the flexibility and advantages of the proposed solution summarize the paper.

Słowa kluczowe

PL

systemy czasu rzeczywistego; elektroniczne systemy wbudowane; powtarzalność czasowa; przetwarzanie potokowe; systemy wielozadaniowe; przetwarzanie informacji

EN

real-time systems; electronic embedded systems; timing repeatability; multitasking systems; multithread processing

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2010
• Tom: Vol. 51, nr 12
• Strony: 40--43
• Opis fizyczny: Bibliogr. 10 poz.

Twórcy

autor

Pułka A.

autor

Milik A.

• Politechnika Śląska, Instytut Elektroniki, Gliwice

Bibliografia

• [1] Lee E. A. and Messerschmitt D. G.: Pipeline interleaved programmable DSP's Architecture. IEEE Transactions on Acoustics, Speech, and Signal Processing, ASSP-35 (9), pp. 1320-1333, Sept. 1987.
• [2] Stallings W.: Reduced instruction set computer architecture, Proceedings of the IEEE, vol. 76, no. 1, pp. 38-55, 1988.
• [3] Lim S., Bae Y. H., Jang G. T., Rhee B., Min S. L, Park C. Y, Shin H., Park K., Moon S., Kim C. S.: An Accurate Worst Case Timing Analysis for RISC Processors. IEEE Transactions on Software Engineering, Vol. 21 (7), July 1995, pp. 593-604.
• [4] Thiele L. and Wilhelm R.: Design for Timing Predictability. Real-Time Systems, 28 (2): 157-177, 2004.
• [5] Cazorla F. J., Knijnenburg P. M., Sakellariou R., Fernandez E., Ramirez A.: Predictable Performance in SMT Processors: Synergy between the OS and SMTs. IEEE Transactions on Computers, Vol. 55 (7), Jul. 2006, pp. 785-799.
• [6] Micea M. V., Cretu V. I., Groza V: Maximum Predictability in Signal Interactions with the Haretick Kernel. IEEE Transactions on Instrumentation & Measurement, Vol. 55 (4), pp. 1317-1330, 2006.
• [7] Stephen A., Edwards Lee E. A.: The Case for the Precision Timed (PRET) Machine. DAC 2007, June 4-8, 2007, San Diego, California.
• [8] CHESS Group, The Center for Hybrid and Embedded Software Systems: http://chess.eecs.berkeley.edu/pret/
• [9] Lickly B., Liu I., Kim S., Patel H. D., Edwards S. A., Lee E. A.: Predictable Programming on a Precision Timed Architecture. Proceedings of International Conference on Compilers, Architecture, and Synthesis from Embedded Systems (CASES), Oct., 2008, Atlanta, USA.
• [10] Pułka A., Milik A.: Multithread RISC Architecture Based on Programmable Interleaved Pipelining. Proceedings of IEEE ICECS 2009 Conference, Medina-Hammamet, TUNISIA, Dec. 13-16, pp. 647-650.