System kryptograficzny w układzie FPGA z szyfrowaniem strumieniowo-blokowym opartym na cyfrowym generatorze chaotycznym

• Autorzy: Dąbal P. , Pełka R.

Warianty tytułu

EN

FPGA-based cryptosystem with combined stream-block cipher and digital chaos generator

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono wyniki badań nad systemem kryptograficznym łączącym szyfr blokowy AES pracujący potokowo oraz strumieniowy wykorzystujący generator chaotyczny. System zaimplementowany w układzie FPGA Virtex 5 ma przepustowość równą 17,07 Mbps, czym wyróżnia się spośród innych znanych 8-bitowych rozwiązań. Zaproponowane rozwiązanie może być używane w systemach mobilnych dla zabezpieczenia transmisji w czasie rzeczywistym, w tym strumieni danych audio-video.

EN

This paper presents results of studies on the implementation of integrated cryptographic system combining an initial stream ciphering with block ciphering based on the AES algorithm. A novel architecture of fast, single-chip cryptosystem using pipelined AES engines combined with the initial stream cipher based on the digital chaos generator is proposed. The throughput of the system implemented in the Virtex 5 FPGA equals to 17.07 Mbps, and is much better than reported so far for the other low-cost, 8-bit FPGAbased architectures. This cryptosystem can be used in mobile electronic equipment for secure, real-time transmission of digital signals, including audio-video applications.

Słowa kluczowe

PL

chaos; kryptografia; AES; FPGA

EN

chaos; cryptography; AES; FPGA

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2010
• Tom: Vol. 51, nr 12
• Strony: 22--25
• Opis fizyczny: Bibliogr. 11 poz., tab.

Twórcy

autor

Dąbal P.

autor

Pełka R.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Warszawa

Bibliografia

• [1] May R. M.: Simple mathematical models with very complicated dynamics. Nature 261, pp. 459, 1976.
• [2] Hénon M.: A two-dimensional mapping with a strange attractor. Communications of Mathematical Physics 50, pp. 69-77, 1976.
• [3] Rössler O. E.: An Equation for Continuous Chaos. Physics Letters 57A (5), 1976.
• [4] Pecora L. M., Carroll T. L.: Synchronization in chaotic systems. Phisical Review Letters, vol. 64, no. 8, pp. 821-824, 1990.
• [5] Liu S., Sun J., Xu Z. and Cai Z.: An Improved Chaos-based Stream Cipher Algorithm and Its VLSI Implementation. Proceedings of the 2008 Fourth International Conference on Networked Computing and Advanced Information Management, 2008.
• [6] Daemen J. and Rijmen V.: AES proposal: Rijndael, proceedings of the first advanced encryption standard. NIST, Ventura, California, August 1998.
• [7] Rijmen V.: Effcient Implementation of the Rijndael S-box. 2000, (http://www.comms.scitech.susx.ac.uk/fft/crypto/rijndael-sbox.pdf).
• [8] Gladman B.: A Specification for Rijndael, the AES Algorithm. September 2001, (http://www.comms.scitech.susx.ac.uk/fft/crypto/aesspec.pdf).
• [9] Dąbal P., Pełka R.: Implementacja algorytmu szyfrującego AES-128 w układzie FPGA Spartan 3E z procesorami PicoBlaze. Pomiary, Automatyka, Kontrola, vol. 54, nr 8, ss. 520-522, 2008.
• [10] Hodjat A., Verbauwhede I.: Interfacing a high speed crypto accelerator to an embedded CPU; Signals, Systems and Computers, 2004. Conference Record of the Thirty-Eighth Asilomar Conference on Volume 1, 7-10 Nov. 2004, pp. 488-492 Vol.1.
• [11] Good T., Benaissa M.: Very Small FPGA Application-Specific Instruction Processor for AES; Circuits and Systems I: Regular Papers, IEEE Transactions on vol. 53, Issue 7, July 2006 Page(s): 1477-1486.