Redukcja emisji zaburzeń elektromagnetycznych w układach FPGA z wykorzystaniem struktur typu GALS

• Autorzy: Kulisz J. , Mocha J. , Woźnica T.

Warianty tytułu

EN

Reduction of EM disturbances in FPGA circuits with the use of GALS structures

• Języki publikacji: PL

Abstrakty

PL

W artykule zaprezentowano wyniki badań dotyczących wykorzystania struktur globalnie asynchronicznych - lokalnie synchronicznych (GALS) do redukcji emisji zaburzeń elektromagnetycznych emitowanych przez układy rekonfigurowalne FPGA. Wykorzystanie struktur GALS oraz wielofazowego sygnału zegarowego umożliwia znaczącą redukcję mocy zaburzeń emitowanych przez układy rekonfigurowalne. Analiza teoretyczna wskazuje, że dzięki zastosowaniu zegara N-fazowego do sterowania struktury, moc zaburzeń może być zredukowana N-krotnie. Praktyczne pomiary potwierdziły poprawność rozważań teoretycznych, dotyczących skuteczności zaproponowanej metody.

EN

The paper presents results of research work concerning application of Globally Asynchronous Locally Synchronous (GALS) structures for reducing electromagnetic (EM) disturbances generated by Field Programmable Gate Arrays (FPGA-s). Applying the GALS-based approach, and a multiphase clock signal results in significant reduction of power of disturbances generated by a programmable structure. It was theoretically proved, that in a circuit controlled by an N-phase clock power of emitted disturbances can be reduced up to N times. Results of experiments, which are also presented, conform well with results of theoretical analysis.

Słowa kluczowe

PL

układy logiki programowalnej; układy FPGA; emisja zaburzeń; GALS

EN

PLD; FPGA; electromagnetic emission; GALS

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2010
• Tom: Vol. 51, nr 12
• Strony: 16--18
• Opis fizyczny: Bibliogr. 9 poz, tab.

Twórcy

autor

Kulisz J.

autor

Mocha J.

autor

Woźnica T.

• Politechnika Śląska, Instytut Elektroniki, Gliwice

Bibliografia

• [1] Ben Dhia S., Ramdani M., Sicard E.: Electromagnetic Compatibility of Integrated Circuits: Techniques for Low Emission and Susceptibility. Springer Science+Business Media, 2006.
• [2] Kim J., Kam G., Jun P. J., Kim J.: Spread Spectrum Clock Generator With Delay Cell Array to reduce Electromagnetic Interference. IEEE Transactions on Electromagnetic Compatibility, vol. 47, No. 4, pp. 908-920, 2005.
• [3] Krstic M., Grass E., Gurkaynak K., Vivet P.:Globally Asynchronous, Locally Synchronous Circuits: Overview and Outlook. IEEE Design & Test of Computers, vol. 24, Issues, pp. 430-441, 2007.
• [4] Bouesse G. R, Ninon N., Sicard G., Renaudin M., Boyer A., Sicard E. Asynchronous Logic vs. Synchronous Logic: Concrete Results on Electromagnetic Emissions and Conducted Susceptibility. The 6-th International Workshop on Electromagnetic Compatibility of Integrated Circuits, 2007.
• [5] Bouesse G. R., Sicard G., Baixas A., Renaudin M.: Quasi Delay Insensitive Asynchronous Circuits for Low EMI. The 4-th International Workshop on Electromagnetic Compatibility of Integrated Circuits, 2004.
• [6] Blunno I., Narboni G. A., Passerone C.: An automated methodology for low electro-magnetic emissions digital circuits design. The Euromicro Symposium on Digital System Design DSD'04, pp. 540-547, 2004.
• [7] Xilinx: Spartan-3 Generation RPGA User Guide. UG331, v. 1.4, June 25, 2008.
• [8] Mocha J., Kania D., Woźnica T.: Wykorzystanie przesuniętych w fazie sygnałów zegarowych do redukcji zaburzeń elektromagnetycznych w układach RPGA. Przegląd Elektrotechniczny, vol. 7/2009, ss. 200-202, 2009.
• [9] Kulisz J., Mocha J., Woźnica T.: Reducing Electromagnetic Disturbancesin FPGA circuits by using Multiphase Clocks. International Conference on Signals and Electronic Systems ICSES'10, Gliwice, Poland, Sept. 7-10, 2010, pp. 193-196.