Zderzeniowe wyzwalanie zadań sterowania w sterownikach programowalnych

• Autorzy: Chmiel M.

Warianty tytułu

EN

A PLC with event driven processing

• Konferencja: Krajowa Konferencja Elektroniki. 6 ; 11-13.06.2007 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

Artykuł przedstawia metodę selektywnej realizacji programu sterowania, w odróżnieniu od szeregowo-cyklicznej, która implementowana jest w klasycznych sterownikach programowalnych. W programie sterowania, podzielonym na bloki, realizowane są te bloki, których stan argumentów uległ zmianie od ostatniego cyklu obliczeniowego. Elementem niezbędnym do selektywnej realizacji programu jest pamięć procesu z mechanizmem wykrywania różnic w jej zawartości. Można to zrealizować programowo lub sprzętowo. Pokazano różne sposoby podziału programu na mniejsze elementy, w celu efektywnego wykrywania zmian i realizacji tylko wybranych fragmentów programu sterowania. Powyższe zadanie może zostać zrealizowane w sposób efektywny, przy wykorzystaniu unikatowych cech układów FPGA.

EN

The paper presents modified idea of program execution in PLCs. Instead of serial cyclic execution is proposed event sensitive cyclic execution. Proposed approach to program execution allows for selective execution of program parts or tasks provided calculation condition for this part has changed since last time. There are executed only these blocks from entire program that variables have changed since last calculation. Proposed method can be implemented as software modification or as hardware accelerated solution. The most important part of the idea is task or subprogram triggering condition computation. Different methods of program optimisation are discussed. Finally hardware implementation of event triggered system is presented. In order to determine program blocks that require recalculation in current program loop execution specific hardware support is used.

Słowa kluczowe

PL

sterownik programowalny PLC; program sterowania; czas obiegu pętli programowej; czas odpowiedzi; timer

EN

programmable logic controller (PLC); program control; program scan time; response time; timer; process image memory

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2007
• Tom: Vol. 48, nr 11
• Strony: 68--71
• Opis fizyczny: Bibliogr. 8 poz., wykr.

Twórcy

autor

Chmiel M.

• Politechnika Śląska, Instytut Elektroniki, Gliwice

Bibliografia

• [1] Michel G.: Programmable Logic Controllers. Architecture and Applications, John Wiley & Sons, West Sussex, England, 1990.
• [2] Getko Z.: Programowalne systemy sterowania binarnego PLC. Elektronizacja, WKiŁ, Warszawa, 1983.
• [3] Modicon 1990, Modicon 984 Programmable Controller - System Manual, AEG Modicon.
• [4] Aramaki N., Shimokawa Y., Kuno S., Saitoh T., Hashimoto H.: A new Architecture for High-performance Programmable Logic Controller. Proceedings of the IECON'97 23rd International Conference on Industrial Electronics, Control and Instrumentation, IEEE part vol. 1, pp. 187-190, New York, USA, 1997.
• [5] Chmiel M., Hrynkiewicz E.: Remarks on Parallel Bit-Byte CPU structures of Programmable Logic Controllers. In: Design of Embedded Control Systems, Section V, (M. A. Adamski, A. Karatkevich, M. Węgrzyn), pp. 231-242, Springer Science + Business Media, Inc., 2005.
• [6] Chmiel M., Hrynkiewicz E., Milik A.: Concurrent operation of the processors in Bit-Byte CPU of a PLC. Preprints of the IFAC World Congress, Prague, Czech Republic, July 3-8, 2005.
• [7] Donandt J.: Improving response time of Programmable Logic Controllers by use of a Boolean coprocessor. IEEE Comput. Soc. Press. 4:167-169, Washington, DC, USA, 1989.
• [8] Chmiel M., Ciążyński W., Hrynkiewicz E.: An Overview of Process Data Access and Program Execution Methods Applied in PLCs. Intern. Conf. on PDS, Gliwice, Poland 9-10.11.1995.