Multilevel hierarchical always cancellation-free symbolic analysis method for large electric networks

Lasota, S.

Artykuł - szczegóły

Tytuł artykułu

Multilevel hierarchical always cancellation-free symbolic analysis method for large electric networks

Autorzy

Lasota S.

Identyfikatory

Warianty tytułu

Wielopoziomowa, hierarchiczna, zawsze wolna od skróceń symboliczna metoda analizy dużych układów elektronicznych

Konferencja

International Conference on Signal and Electronic Systems : ICSES 2012 (18-21.09.2012; Wrocław, Polska)

Języki publikacji

Abstrakty

The paper presents an algorithm of the exact symbolic network function analysis that deals with circuits with any size. The only condition is to decompose the whole circuit into smaller sub-circuits. The decomposition can be the multi-level hierarchical one. What is more, the calculation for each level can be done only once and the partial results can be reused any time. A higher level subcircuit does not need too much information about a lower one. The method can be easily implemented in multiprocessor or distributed systems. Although multilevel and compressed structure, symbolical value remains cancellation-free and any path from the root to the terminal vertex represent a single term. Thus, a large-scale and small-scale sensitivities calculation and elimination of less significant terms become simply and natural. To get the s-Expanded form, the fast algorithm based on sparse polynomial multiplication methods can be applied.

Artykuł przedstawia algorytm dokładnej symbolicznej analizy funkcji układowych, który radzi sobie w zasadzie z obwodami dowolnego rozmiaru. Jedynym warunkiem jest dekompozycja obwodu na mniejsze podobwody. Dekompozycja jest hierarchiczna wielopoziomowa. Co więcej, obliczenia dla każdego poziomu można wykonać tylko raz, i częściowe wyniki mogą być ponownie wykorzystane w dowolnym momencie. Poziom wyższy w hierarchii nie potrzebuje zbyt wiele informacji o poziomie niższym. Metodę w łatwy sposób można zaimplementować w systemach wieloprocesorowych i rozproszonych. Mimo wielopoziomowej i skompresowanej postaci wyniki symboliczne zawsze pozostają wolne od skróceń, a dowolna ścieżka od korzenia do węzła końcowego reprezentuje pojedynczy składnik sumy. Z tego to powodu wyznaczenie wrażliwości mało- i wielkoskalowych oraz eliminacja mniej znaczących składników staje się prosta i naturalna. Aby uzyskać wyniki w postaci ilorazu wielomianów od s mogą być zastosowane szybkie algorytmu mnożenia wielomianów rzadkich.

Słowa kluczowe

design automation analog circuits symbolic manipulation decision diagrams hierarchical decomposition pathological elements

automatyzacja projektowania układy analogowe analiza symboliczna diagramy decyzyjne hierarchiczna dekompozycja elementy patologiczne

Wydawca

Wydawnictwo SIGMA-NOT

Czasopismo

Elektronika : konstrukcje, technologie, zastosowania

Rocznik

2013

Tom

Vol. 54, nr 2

Strony

51--57

Opis fizyczny

Bibliogr. 23 poz., wykr.

Twórcy

autor

Lasota S.

Silesian University of Technology, Institute of Electronics, Gliwice

Bibliografia

[1] Lin P.: Symbolic Network Analysis. Amsterdam, the Netherlands: Elsevier Science, 1994.
[2] Gielen G.: et al: „Symbolic analysis methods and applications for analog circuits: a tutorial overview”, Proceedings of the IEEE, vol. 82, no. 2, pp. 287-304, 02.1994.
[3] Yu Q., C. Sechen: „Approximate symbolic analysis of large analog integrated circuits” in International Conference on Computer-Aided Design, 1994., IEEE/ACM, 11.1994, pp. 664-671.
[4] Hassoun M., P.-M. Lin: „A hierarchical network approach to symbolic analysis of large-scale networks”, IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, vol. 42, no. 4, pp. 201-211, 04.1995.
[5] Wambacq P., et al.: „Symbolic analysis of large analog circuits using a sensitivity-driven enumeration of common spanning trees”, IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing, vol. 45, no. 10, pp. 1342-1350, 10.1998.
[6] Pierzchała M. and B. Rodanski: „Generation of sequential symbolic network functions for large-scale networks by circuit reduction to two-port” in IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, vol. 48, no. 7, pp. 906-909, 07.2001.
[7] Bryant R. E.: „Graph-Based Algorithms for Boolean Function Manipulation”, IEEE Transactions on Computers, vol. C-35, no. 8, pp. 677-691, 08.1986.
[8] Shi C.-J., X. Tan: „Canonical symbolic analysis of large analog circuit with determinant decision diagram”, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 19, no. 1, pp. 1-18, 2000.
[9] Lasota S.: „Parameter decision diagrams in the symbolic analysis and the structural synthesis, part I, II, II” in Xth Int. Workshop on Symbolic and Numerical Methods, Modeling and Application to Circuit Design, SM2ACD'08, Erfurt, Germany, 10.2008, pp. 149-157,172-179, 180-187.
[10] Filaretov V.: „A topological analysis of electronic circuits by a parameter extraction method”, Electrical technology Russia, vol. 2, 1998.
[11] Shi G., W. Chen, C. J.-R. Shi: „A Graph Reduction Approach to Symbolic Circuit Analysis”, Asia and South Pacific Design Automation Conference ASP-DAC 2007, 01.2007, pp. 197-202.
[12] Xu X. H., G. Shi, X. Li: „Hierarchical exact symbolic analysis of large analog integrated circuits by symbolic stamps”, 16th Asia and South Pacific Design Automation Conference ASP-DAC 2011, 01.2011, pp. 70-76.
[13] Sigorski A.: Analiza układów elektronicznych, Warszawa, WNT 1965.
[14] Sigorskij V., A. Petrenko: Algorithms of the Analysis of Electronic Circuits. Kiev: Tehnika, 1971, in Russian.
[15] Alderson G. E., P. M. Lin: „Integrating topological and numerical methods for semi-symbolic network analysis” 8th Allerton Conf. Circuits and Systems, Urbana III, 1970, pp. 646-654.
[16] Sanchez-Lopez C., et al.: „Pathological element-based active device models and their application to symbolic analysis”, IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 58, no. 6, pp. 1382-1395, 06.2011.
[17] Lasota S., A. Malcher: „A cancellation-free algorithm for the symbolic analysis of circuits containing current conveyors” in International Conference on Signals and Electronic Systems, ICSES '04, Poznań, Poland, 09.2004, pp. 171-174.
[18] Minato S.: „Zero-suppressed BDD's for set manipulation in combinatorial problems” in Proc. 30th IEEE/ACM Design Automation Conf., Dallas, TX, June 1993, pp. 272-277.
[19] Jacobson N.: Basic algebra, vol. 1 ed. 2, Dover Publications Inc. 2009.
[20] Lasota S.: „Fast multilevel & always cancelation-free method for large electric networks exact symbolic analysis” 11st IFAC/IEEE International Conference on Programmable Devices and Embedded Systems, PDeS 2012, Brno, Czech Republic, 05.2012, pp. 188-193.
[21] Lasota S.: „A new always cancellation-free approach to the multilevel symbolic analysis for very large electric networks” International Conference on Signals and Electronic Systems, ICSES 2012, Wrocław, Poland, 09.2012.
[22] Monagan M., R. Pearce: „Sparse polynomial division using a heap”, Submitted September 2008 to the JSC special issue on Milestones in Computer Algebra. [Online]. Available: http://www.cecm.sfu.ca/CAG/papers/MonHeapsRevised.pdf.
[23] Singhal K. and J. Vlach: Computer Methods for Circuit Analysis and Design, Springer, 2010.

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-BWAN-0020-0064