FPGA implementation of feature extraction algorithm for speaker verification

• Autorzy: Staworko M. , Rawski M.

Warianty tytułu

PL

Implementacja algorytmu estymacji cech sygnału mowy systemu automatycznej weryfikacji mówcy w układzie FPGA

• Języki publikacji: PL

Abstrakty

PL

Artykuł przedstawia układ estymacji cech sygnału mowy w systemie automatycznej weryfikacji mówcy bazujący na parametrach LFCC z wykorzystaniem nowej architektury realizującej proces uśredniania w dziedzinie częstotliwości. Proponowane rozwiązanie jest przeznaczone do implementacji w strukturach reprogramowalnych jako część systemu jednoukładowego, charakteryzuje się niskim poborem mocy oraz krótkim czasem wyznaczania parametrów LFCC z sygnału mowy.

EN

In this paper we propose a feature extraction circuit of automatic speaker verification system based on the LFCC with novel architecture for spectral averaging. Proposed solution is optimized for implementation in programmable structures as System on Programmable Chip and significantly reduces feature extraction execution time and power consumption.

Słowa kluczowe

PL

weryfikacja mówcy; LFCC; FPGA; niski pobór mocy

EN

terms-automatic speaker verification; LFCC; FPGA; low power application

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2010
• Tom: Vol. 51, nr 11
• Strony: 41--43
• Opis fizyczny: Bibliogr. 12 poz., tab., wykr.

Twórcy

autor

Staworko M.

autor

Rawski M.

• Polietchnika Warszawska, Instytut Telekomunikacji, Wydział Elektroniki i Technik Informacyjnych

Bibliografia

• [1] Reynolds D. A.: Experimental Evaluation of Features for Robust Speaker Identification. IEEE Trans. Speech and Audio Processing, 2(4), 1994, 639-643.
• [2] Kaczmarek A., Staworko M.: Application of Dynamic Timer Warping and Cepstrograms to Text-Dependent Speaker Verification. SPA 2009, Poznań, 24-26 September: conference proceedings, 2009, 169-174.
• [3] Charbuillet C. i in.: Optimizing feature complementarity by evolution strategy: Application to automatic speaker verification. Speech Communication, vol. 51, no. 9, September, 2009, 724-731.
• [4] Choi, W-Y. i in.: SVM-Based Speaker Verification System for Match-on-Card and its Hardware Implementation. ETRI Journal, vol. 28, no. 3, 2006, 320-328.
• [5] Ramos-Lara R., i in.: SVM speaker verification system based on a low-cost FPGA. Field Programmable Logic and Applications, 2009, 582-586.
• [6] Nedevschi S., Patra R., Brewer E.: Hardware Speech Recognition for User Interfaces in Low cost, Low Power Devices. 43rd Design Automation Conference, 2005, 684-689.
• [7] Melnikoff S., Quigley S. F., Rusell M. J.: Implementing a Simple Continuous Speech Recogniton System on an FPGA. Proceedings of the 10th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, Napa, California, USA, 2002, 275-276.
• [8] Campbell J. P.: Speaker Recognition: A Tutorial, Proc. IEEE, vol. 85, no. 9, 1997, 1437-1462.
• [9] Hayakawa S., Itakura F.: Text-dependent speaker recognition using the information in the higher frequency band, ICASSP, vol. 1, Acoustics, Speech, and Signal Processing, 1994, 137-140.
• [10] Majithia J. C, Levan D.: A note on base-2 logarithm computations. Proc. IEEE, 1973, 1519-1520.
• [11] Staworko M., Rawski M.: A Data-accurate Model of Automatic Speaker Verification Algorithm for Implementation as System-on-Programmable-Chip in FPGA Structure. II International Interdisciplinary Technical Conference of Young Scientists, 20-22 May, Poznań Poland, 2009, 207-211.
• [12] Altera Corporation, Cyclone II Device Handbook, Volume 1. 2009, http://www.altera.com/literature/hb/cyc2/cyc2_cii5v1.pdf