CORDIC and SVD implementation in digital hardware

• Autorzy: Szecówka P. M. , Malinowski P.

Warianty tytułu

PL

Realizacja algorytmów CORDIC i SVD w układzie cyfrowym

• Języki publikacji: EN

Abstrakty

EN

Singular Value Decomposition (SVD) is classified among the most effective numeric methods of matrices inversion. The paper presents a study of hardware implementation of SVD and CORDIC algorithms. Various digital architectures were proposed and compared, including low-cost sequential and high-performance pipelined solutions. Fixed point and floating point arithmetic was considered. The concepts were implemented in VHDL, verified and synthesized with Xilinx tools. Selected approach was physically implemented and tested.

PL

Algorytm SVD (Singular Value Decomposition) jest zaliczany do najbardziej efektywnych metod pozwalających odwracać macierze. Artykuł opisuje próbę sprzętowej realizacji algorytmów CORDIC i SVD. Rozważono szereg architektur - warianty bardzo oszczędne sekwencyjne, a także rozwiązania pozwalające uzyskać wysoką wydajność obliczeniową, z przetwarzaniem potokowym. Porównano także rezultaty uzyskane przy zastosowaniu arytmetyki stało- i zmiennoprzecinkowej. Koncepcje zostały zaimplementowane w języku opisu sprzętu (VHDL) poddane weryfikacji i syntezie za pomocą narzędzi Xilinx. Niektóre warianty zostały przetestowane fizycznie.

Słowa kluczowe

EN

CORDIC; SVD; digital; hardware; VHDL; FPGA

PL

CORDIC; SVD; układ cyfrowy; VHDL; układ FPGA

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2010
• Tom: Vol. 51, nr 11
• Strony: 26--29
• Opis fizyczny: Bibliogr. 9 poz., wykr.

Twórcy

autor

Szecówka P. M.

autor

Malinowski P.

• Politechnika Wrocławska, wydział Elektroniki Mikrosystemów i Fotoniki

Bibliografia

• [1] Eckart C., Young G.: The approximation of one matrix by another of lower rank. Psychometrika, vol. 1, no. 3, 1936.
• [2] Volder J. E.: The CORDIC Trigonometric Computing Technique. IRE Transactions on Electronic Computers, 1959.
• [3] Golub G., Kahan W.: Calculating the singular values and pseudo-inverse of a matrix. J. SIAM Numerical Analysis, Ser. B, vol. 2, no.2, 1965, pp. 205-224.
• [4] Brent R. P., Luk F. T., Van Loan C. F.: Computation of the singular value decomposition using mesh-connected processors. Journal for VLSI Computer Systems, vol. 1, no. 3, 1985, pp. 243-270.
• [5] Cavallaro J. R., Luk F. T.: CORDIC Arithmetic for a SVD Processor. Journal for Parallel and Distributed Computing, vol. 5, 1988, pp. 271-290.
• [6] Andraka R.: A Survey of CORDIC Algorithms for FPGA based computers. In FPGA '98: Proc. of sixth international symposium on Field programmable gate arrays ACM/SIGDA, 1998, pp.191-200.
• [7] Deprettere F. (ed.): SVD and signal processing. Algorithms, applications and architectures. Department of Electrical Engineering, Delft University of Technology, Elsevier Science Publishers BV, Amsterdam, 1988.
• [8] Wang H., Leray P., Palicot J.: A CORDIC-based dynamically reconfigurable FPGA architecture for signal processing algorithms. URSI 08, The XXIX General Assembly of the International Union of Radio Science, Chicago IL, 2008.
• [9] Floating-point arithmetic, IEEE Std No. 754, 2008.