PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Testing of interconnections with use of reduced-size signature-based diagnostic dictionary

Identyfikatory
Warianty tytułu
PL
Testowanie uszkodzeń w połączeniach z wykorzystaniem sygnaturowego słownika diagnostycznego o zredukowanym rozmiarze
Języki publikacji
PL
Abstrakty
PL
W artykule zaproponowano nową metodę redukcji rozmiaru syganturowego słownika diagnostycznego, który jest wykorzystywany do testowania uszkodzeń statycznych i opóźnieniowych w połączeniach testowanych przez rejestr pierścieniowy R-LFSR. Nowo opracowana metoda - podobnie jak w poprzednich pracach autorów - zakłada, że testowana magistrala n-bitowa zostaje podzielona na b jednakowych fragmentów o szerokości k bitów każdy. Każdy taki fragment magistrali jest testowany przez oddzielny rejestr R-LFSR złożony z 2k przerzutników D. Procedura testowa obejmuje cztery fazy, w czasie których rejestry parzyste i nieparzyste pracują naprzemiennie. Takie podejście eliminuje zjawisko wzajemnego wpływu na siebie sąsiednich rejestrów R-LFSR, które było wadą poprzednich rozwiązań ponieważ ograniczało możliwość zmniejszenia rozmiaru słownika diagnostycznego. Nowa technika umożliwia detekcję, lokalizację oraz identyfikację wszystkich zamodelowanych uszkodzeń, mogących wystąpić na n-bitowej magistrali, oraz wymaga słownika diagnostycznego o znacznie mniejszym rozmiarze. Rozmiar tego słownika jest określony wyłącznie przez krotność uszkodzeń rw każdym k-bitowym fragmencie magistrali, nawet gdy szerokość tej magistrali nťk.
EN
The paper presents a new method for size reduction of a signature-based diagnostic dictionary that is normally used for testing of static and delay faults in interconnections that are tested by means of an R-LFSR ring register. The newly developed method, similarly to the previous studies of the authors, assume that the n-bit bus under test is split into b fragments with their width of k bits each. Each fragment of the bus is tested with use of a separate 2k-bit R-LFSR. The test procedure consists of four phases during which odd and even registers operate alternately. Such an approach eliminates effect of mutual impact between states of neighbouring R-LFSRs in case of shorts between feedback lines of these registers. These possible interactions were a drawback of previous solutions as they limited the possibility to reduce size of the diagnostic dictionary. Owing to application of this new technique to full detection, localization and identification of all the considered faults that may occur on an n-bit bus, the new solution needs much smaller dictionary, where its size is determined by the multiplicity r of faults within each k-bit fragment, even if the bus width nťk.
Rocznik
Strony
15--18
Opis fizyczny
Bibliogr. 8 poz., wykr.
Twórcy
autor
autor
  • Politechnika Śląska, Instytut Elektroniki
Bibliografia
  • [1] Koeter J., Sparks S.: Interconnect Testing Using BIST Embedded in IEEE 1149.1 Designs. Proc. of Int. ASIC Conf., 1991, pp. P11-2.1 - P11-2.4.
  • [2] Hławiczka A. et al.: Interconnect Faults Identification and localization Using Modified Ring LFSR. Proc. of 11th IEEE Workshop on Design and Diagnostics of Electronic Circuits and Systems - DDECS, 2008, pp. 247-250.
  • [3] Hławiczka A. et al.: Application of Modified Ring-LFSR for Interconnect Faults Detection. Proc. of the 15th IEEE Int. Conference Mixed Design of Integrated Circuits and Systems - MIXDES, 2008, pp. 487-492.
  • [4] Jutman A.: At-Speed On-Chip Diagnosis of Board Level Interconnect Faults. IEEE European Test Symposium - ETS, 2004, pp. 2-9.
  • [5] Garbolino T., Gucwa K., Hławiczka A.: How to Reduce Size of a Signature-based Diagnostic Dictionary Used for Testing of Connections. Proc. of the 13th IEEE International Symposium on Design and Diagnostics of Electronic Circuits and Systems - DDECS, 2010, pp. 201-204.
  • [6] Attarha A., Nourani M.: Testing interconnects for noise and skew in gigahertz SoC. Proc. of Int. Test Conf., 2001, pp. 305-314.
  • [7] Su C., Tseng W.: Configuration free SoC interconnect BIST methodology. Proc. of Int. Test Conf., 2001, pp. 1033-1038.
  • [8] Pendurkar R., Chatterjee A., Zorian Y.: Switching activity generation with automated BIST synthesis for performance testing of interconnects. IEEE Trans. on CAD/ICS, vo1.20, No 9, 2001, pp. 1143-1158.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWAN-0007-0029
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.