Sprzętowa realizacja filtrów konwolucyjnych w układach cyfrowych

• Autorzy: Góra J. , Szecówka P. M.

Warianty tytułu

EN

Hardware implementation of convolution tilters in digital circuits

• Języki publikacji: PL

Abstrakty

PL

Studium sprzętowej realizacji filtrów konwolucyjnych FIR w układach cyfrowych. Artykuł omawia szeroki wachlarz właściwości funkcjonalnych, jakie można uzyskać poprzez wybór odpowiedniej architektury układu cyfrowego, a tym samym dylematy związane z szybkością przetwarzania danych, częstotliwością taktowania, zużyciem zasobów, a także przewidywanym poborem mocy. Zademonstrowano możliwości implementacji znanych mechanizmów przetwarzania równoległego i potokowego we własnych konstrukcjach. Przeprowadzone rozważania zilustrowano serią projektów, obejmujących kodowanie w języku opisu sprzętu (VHDL), weryfikację funkcjonalną i syntezę do układów programowalnych FPGA.

EN

The paper is focused on hardware implementation of convolution filters (FIR) in programmable digital circuits. It shows the wide horizon of functional properties available depending on digital architecture applied. The classic trade-offs, concerning the data processing speed, clock frequency, size and power consumption are discussed. Well known mechanisms of concurrent and pipelined processing are presented as extremely efficient solutions, naturally available in the individual constructions of logic circuits for OSP. Theoretical considerations are illustrated by series of projects, involving VHOL coding, functional verification and synthesis for FPGA.

Słowa kluczowe

PL

cyfrowe przetwarzanie sygnałów; filtr konwolucyjny; układ cyfrowy; układ programowalny; VHDL

EN

digital signal processing; convolutive filter; FIR; digital circuit; FPGA; VHOL

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2009
• Tom: Vol. 50, nr 9
• Strony: 157--161
• Opis fizyczny: Bibliogr. 12 poz., tab., rys.

Twórcy

autor

Góra J.

autor

Szecówka P. M.

• Politechnika Wrocławska, Wydział Elektroniki Mikrosystemów i Fotoniki

Bibliografia

• [1] Pearson D. N., Parhi K. K.: Low-power FIR digital filter architectures. Proc. IEEE International Symposium on Circuits and Systems (ISCAS), vol. 1 1995, pp. 231-234.
• [2] Parker D. A., Parhi K. K.: Area-efficient parallei FIR digital filter implernentations, Proc. International Conference on Application Specific Systems. Architectures and Processors (ASAP) 1996, pp. 93-111.
• [3] Chao Cheng, Parhi K. K.: Hardware efficient fast parallei FIR filter structures based on iterated short convolution. IEEE Transactions on Circuits and Systems I, vol. 51, issue 8, 2004, pp. 1492-1500.
• [4] Li-Hsun Chen, Chen O. T. C.: A hardware-efficient FIR architecture with input-data and tap folding. Proc. IEEE International Symposium on Circuits and Systems (ISCAS), vol. 1, 2005, pp. 544- 547.
• [5] Chao-Huang Wei, Hsiang-Chieh Hsiao, Su-Wei Tsai: FPGA implementation of FIR filter with smallest processor. Proc. 3rd International IEEE-NEWCAS Conference, 2005, pp. 337-340.
• [6] IEEE Standard VHDL Language Reference Manual, (IEEE Std 1076), 2000 Edition.
• [7] Skahill K.: Język VHDL. Projektowanie programowalnych układów logicznych. Wydawnictwo Naukowo-Techniczne, Warszawa, 2001.
• [8] XtremeDSP DSP48A for Spartan-3A DSP FPGAs, Xilinx Inc. 2007, www.xilinx.com.
• [9] Smith S. W.: The Scientist and Engineer's Guide to Digital Signal Processing, California Technical Publishing. San Diego, 1999.
• [10] Zieliński T. P.: Cyfrowe przetwarzanie sygnałów: od teorii do zastosowań. Wydawnictwo Komunikacji i Łączności, Warszawa, 2007.
• [11] Góra J.: Implementacja algorytmów DSP w specjalizowanym układzie cyfrowym. Praca dyplomowa magisterska. Promotor: dr inż. P. M. Szecówka, Wydział Elektroniki Mikrosystemów i Fotoniki, Politechnika Wrocławska, 2008.
• [12] Szecówka P. M.: Sprzętowa realizacja algorytmów obliczeniowych w układach cyfrowych, Elektronika. 10, 2007, ss. 18-22.