Quasi-statyczny makromodel zatrzasku do optymalizacji metastabilności

• Autorzy: Wieczorek P. Z.

Warianty tytułu

EN

D-Latch quasi-static macromodel in metastability optimization

• Konferencja: Krajowa Konferencja Elektroniki. 10 ; 05-09.06.2011 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

Prezentowana w niniejszej pracy koncepcja jest opisem behawioralnym układu przerzutnikowego (zatrzasku) na potrzeby modelowania i optymalizacji metastabilności. Układ przerzutnikowy w tej koncepcji złożony jest z intuicyjnych elementów elektrycznych takich jak wzmacniacze odwracające, pojemności inercyjne, rezystancje. Projektant układu ma więc wgląd w czysto elektryczne parametry układu a parametry te są analityczno-behawioralnie powiązane z parametrami projektowymi technologii CMOS.

EN

A novel concept of behavioral description of D-Latch is introduced. For the purpose of modeling and metastability optimization D-Latch circuit has been described as a Simulink macromodel. This novel macromodel based on simple and intuitive electrical elements and subcircuits joins technological CMOS parameters with easy to understand parameters. With use of presented macromodel the designer of a D-Latch circuit has insight into its electrical behavior during the metastable operation. Also a novel metastability measure has been introduced for the purpose of macromodel's optimization.

Słowa kluczowe

PL

metastabilność; makromodel; Simulink; przerzutnik; zatrzask D

EN

metastability; D latch; TGFF; flip-flop; time constant; Simulink macromodel; modeling

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2011
• Tom: Vol. 52, nr 9
• Strony: 178--181
• Opis fizyczny: Bibliogr. 9 poz., wykr.

Twórcy

autor

Wieczorek P. Z.

• Politechnika Warszawska, Instytut Systemów Elektronicznych

Bibliografia

• [1] Arora N.: Mosfet modeling for VLSI simulation theory and practice. World Scientific, 2007.
• [2] Burd A.: Pozaszumowe zjawiska niestałościowe w oscyloskopowych układach wyzwalania. Rozprawa doktorska. Politechnika Warszawska, 2000.
• [3] Chaney J. T.: Measured flip-flop responses to marginal triggering. IEEE Transactions on Computers, c-32(12) pp. 1207-1209, 1983.
• [4] Monn L., H. F. Li: Design of synchronisers: a review. IEE Proceedings, 136, November 1989.
• [5] MOSIS, “MOSIS Parametric Test Results, SPICE Model Parameters for Submicrometer Technologies”.
• [6] Haydt M. S., S. Mourad: A new model for metastability. IEEE, 2002.
• [7] Sakurai T.: Optimization of cmos arbiter and synchronizer circuils with submicrometer mosfet's. IEEE Journal of Solid-State Circuits, 23(4), August 1988.
• [8] Wieczorek P. Z.: Wpływ wybranych parametrów konstrukcyjnych przerzutników na kształt odpowiedzi czasowej. Elektronika, (8), Sierpień 2009.
• [9] Zhou J., D. J. Kinniment, A. Yakovlev: A rabust synchronizer. Proceedings of the 2006 Emerging VLSI Technologies and Architectures (ISVLS '06), 2006.