Możliwość wykorzystania specyficznych własności układów FPGA do konstrukcji jednostki centralnej sterownika PLC

• Autorzy: Chmiel M. , Mocha J.

Warianty tytułu

EN

Usability of FPGA devices' specific properties for building a PLC central processing unit

• Konferencja: Krajowa Konferencja Elektroniki. 10 ; 05-09.06.2011 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

W artykule zaprezentowano możliwości wykorzystania specyficznych własności matryc programowalnych FPGA(ang. Fied Programmable Gate Array) do budowy bitowo-słowowej jednostki centralnej sterownika programowalnego PLC (ang Programmable Logic Controller). Szczegółowo przedstawiono elementy jednostki, które są wykorzystywane tak przez procesor bitowy, jak i procesor słowowy. Najtrudniejsza, a równocześnie dająca największe możliwości przyspieszenia pracy jednostki, jest konstrukcja efektywnych liczników oraz czasomierzy, które mogą być zrealizowane tak, aby dokładność zliczania oraz odmierzania czasu była o wiele wyższa niż standardowo. Ponadto układy FPGA dają możliwość realizacji tych elementów, tak aby dostęp do ich zasobów był jak najbardziej swobodny od strony każdego z procesorów. W artykule rozważane są również problemy związane z wymianą informacji pomiędzy procesorami, dostępem do sygnałów wejścia/wyjścia oraz efektywną realizacją operacji mnożenia oraz dzielenia.

EN

The paper presents usability of Field Programmable Gate Arrays' specific properties for building a bit-word central processing unit for a Programmable Logic Controller (PLC). The elements of the unit used by both. bit and word processors are discussed in detail. The most dificult approach yet giving most posibilities for the unit's operation speedup is design of effective counters and timers that can be implemented in the way giving much above standard accuracy of counting and time measurement. In addition the FPGA devices give the possibilty for designing these elements in the way aimed at maximally flexible acces to their resources by both processors. The paper discusses also problems related to the information exchange between processors, input/output signals access as well as effective algorithms for multiplying and dividing.

Słowa kluczowe

PL

programowalne sterowniki logiczne; PLC; struktura bitowo-słowowa; jednostka centralna; układy logiki programowalnej; FPGA

EN

programmable logic controller; PLC; bit-word central processing unit; programmable logic devices; FPGA

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2011
• Tom: Vol. 52, nr 9
• Strony: 167--170
• Opis fizyczny: Bibliogr. 9 poz., rys.

Twórcy

autor

Chmiel M.

autor

Mocha J.

• Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Gliwice

Bibliografia

• [1] Chmiel M., E. Hrynkiewicz: Concurrent Operation of the Processors in Bit-Byte CPU of a PLC. Control and Cybernetics, vol 39, 2/2010, pp. 559-579.
• [2] Chmiel M., J. Mocna, E. Hrynkiewicz: Xilinx-Virtex4 jako platforma rozwojowa jednostek centralnych PLC. Pomiary Automatyka Kontrola, vol. 57, 1/2011, ss. 55-57.
• [3] Kania D.: Wielokontekstowy sterownik programowalny przyszłości wykorzystujący układy programowalne pSoC. Pomiary Automatyka Robotyka, ss. 26-32, 1/2006.
• [4] Xilmx, “UG070: Virtex-4 FPGA User Guide”, v2.6, December 1, 2008.
• [5] Xilmx, “UG073: XtremeDSP for Virtex-4 FPGAs”, v2.7. May 15, 2008.
• [6] Xilinx, “DS530: LogiCORE IP Divider Generator”, v3.0, March 1,2011.
• [7] Chmiel M.: On Reducing PLC Response Time. Bulletin of the Polish Academy of Sciences. Technical Sciences, Vol. 56, No 3, pp. 229-238, 2008.
• [8] Berger H.: Automatic with STEP7 in STL and SCL - SIMATIC S7-300/400 Programmable Controllers. Siemens AG, Germany, 2001.
• [9] Xilinx, “DS302: Virtex-4 FPGA Data Sheet: DC and Switching Characteristic”. v3.7, September 9, 2009.