PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Wpływ materiału bramki, metody wytwarzania SiO₂ i efektu krawędzi bramki na rozkłady gęstości pułapek powierzchniowych w kondensatorach MOS na 3C-SiC

Identyfikatory
Warianty tytułu
EN
Influence of gate material, SiO₂ fabrication method and gate edge effect on interface trap density distributions in 3C-SiC MOS capacitors
Konferencja
Krajowa Konferencja Elektroniki. 10 ; 05-09.06.2011 ; Darłówko Wschodnie, Polska
Języki publikacji
PL
Abstrakty
PL
W artykule omówiono wyniki badań próbek kondensatorów MOS wykonanych na 3C-SIC z dwoma wariantami SiO₂, oraz z bramkami metalicznymi (Al, Au i Ni) i polikrzemowymi. Badano wpływ układu bramka-tlenek na charakterystyki C-V i rozkłady pułapek powierzchniowych. Stwierdzono znaczny rozrzut V(sub)FB między strukturami w próbce w przypadku bramek metalicznych na tlenku PECVD. Stwierdzono różnice gęstości pułapek powierzchniowych między wariantami tlenku. Zauważono też, że w przypadku bramek Al i Ni gęstość pułapek powierzchniowych o stanach położonych głębiej w przerwie energetycznej zwiększa się ze wzrostem udziału obwodu w stosunku do powierzchni struktury, czego nie stwierdzono w przypadku bramek Au i poli-Si.
EN
The examination results of two 3C-SiC MOS capacitor samples with two SiO₂ variants and metallic (Al, Au and Ni) and poly-Silicon gate electrodes have been reported in the paper. The influence of the gate-oxide combination on C-V characteristics and on energy distributions of the interface traps was analysed. In case of metal gate samples on PECVD oxide a substantial variability of V(sub)FB within a sample was found. Differences in interface trap densities were found between the two SiO₂ fabrication methods. It was also noticed that in case of Al and Ni gates the density of deep traps increases with the increase of the ratio between gate perimeter and gate area, which was not confirmed in case of poly-Si and Au gates.
Rocznik
Strony
114--117
Opis fizyczny
Bibliogr. 11 poz., wykr.
Twórcy
autor
autor
autor
autor
  • Instytut Technologii Elektronowej, Warszawa
Bibliografia
  • [1] Caetano E. W. S., E. F. Bezerra, V. N. Freire, J. A. P. da Costa, E. F. da Silva Jr: Ultrafast electron drift velocity overshoot in 3C-SIC. Solid State Communications, vol. 113, Issue 9, pp 539-542, 2000.
  • [2] Afanas’ev V. V., F. Ciobanu, G. Pensl, A. Stesmans, in: W. J. Choyke, H. Matsunami, G. Pensl (Eds.): Silicon Carbide, Recent Major Results., Springer, Berlin, 2004.
  • [3] Nicollian E. H., J. R. Brews: MOS Physics and Technology. Wiley. New York. 1982.
  • [4] Pérez-Tomás A., P. Godignon, N. Mestres, R. Pérez, J. Millán: A study of the influence of the annealing processes and interfaces with deposited SiO2 from tetra-ethoxy-silane for reducing the thermal budget in the gate definition of 4H-SiC devices. Thin Solid Films, vol. 513, pp. 248-252, 2006.
  • [5] Gutt T.: Influence of oxidation rate and post-metallization annealing on distributions od deep interface traps in 4H-n-SiC:SiO2. Proc. MIPRO 2010, vol. MEET&GVS, pp. 48-51, Opatija, 2010.
  • [6] Kudła A., H. M. Przewlocki, L. Borowicz, D. Brzezińska, W. Rzodkiewicz: Photoelectrical measurements of the local value of the contact potential difference in the metal-insulalor semiconductor (MIS) structures. Thin Solid Films, vol. 450, Issue 1, pp. 203-206, 2004.
  • [7] Przewlocki H. M., A. Kudła, K. Piskorski, D. Brzezińska: Distributions of barrier heights, difference of effective contact potential, and local values of flat-band voltage in Al-SiO2-Si and poly-Si-SiO2-Si structures. Thin Solid Films. vol. 516, Issue 12, pp. 4184-4189, 2008.
  • [8] Bjorkman C. H., J. T. Fitch, and G. Lucovsky: Correlation between midgap interface stale density and thickness averaged oxide stress and strain at Si/SiO2 interfaces formed by thermal oxidation of Si. Appl. Phys. Lett., Vol 56, No, 20, pp. 1933-1985, 1990.
  • [9] Pierreux D., A. Stesmans, R. J. Jaccodine, M.-T. Lin, T. J. Delph: Electron spin resonance study of the effect of applied stress during thermal oxidation of (1 1 1)Si on inherent Pb interface defects. Microelectronic Engineering, vol. 72, pp. 76-80, 2004.
  • [10] Chia-Nan Lin, Yi-Lin Yang, Wei-Ting Chen, Shang-Chin Lin, Kai-Chien Chuang, Jenn-Gwo Hwu: Effect of strain-temperature stress on MOS structure with ultra-thin gate oxide Microelectronic Engineering, vol. 85, pp. 1915-1919, 2008.
  • [11] Sang Ho Bae, Seung-Chul Song, Ki Sik Choi, G. Bersuker, G. A. Brown, Dim-Lee Kwong, Byoung Hun Lee: Thickness optimization of the TiN metal gate with polysilicon-capping layer on Hf-based high-k dielectric. Microelectronic Engineering, vol. 83, pp. 460-162, 2006.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWAK-0027-0029
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.