Sprzętowy Moduł Predykcji INTRA dla Kodera Standardu H.264/AVC, z obsługą profilu High i przeszukiwaniem wszystkich trybów predykcji

• Autorzy: Roszkowski M. , Pastuszak G.

Warianty tytułu

EN

Full-search Real-Time Intra Prediction Hardware Module For High-Profile H.264/AVC Encoder

• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiona została wydajna architektura modułu predykcji INTRA dla kodera standardu H.264/AVC obsługującego profil High. Zaprojektowany moduł wyznacza w czasie rzeczywistym wszystkie tryby predykcji INTRA dla sekwencji wideo o formatach o rozdzielczości do 1080p@25fps, przy częstotliwości pracy 100 MHz. Przetwarzanie jest oparte o bloki 4×4, a moduł wyznacza jeden tryb predykcji dla całego bloku 4×4 w jednym takcie zegara. Moduł jest w pełni zgodny z profilem High standardu H.264/AVC, za wyjątkiem trybu MBAFF. Przeprowadzono syntezę modułu dla układów FPGA z rodzin Stratix 2, oraz Virtex 5, a także dla technologii AMS 0,35 urn. Dla każdej z tych technologii uzyskano minimalną częstotliwość pracy powyżej 100 MHz.

EN

This paper presents an efficient architecture of INTRA prediction module for the high-profile H.264/AVC encoder. The designed module supports all possible INTRA prediction modes in real-time, for video sequences of formats up to 1080p@25fps, while working at only 100 MHz. Processing is based on 4×4 blocks, and one prediction mode for the whole 4×4 block is determined in one clock cycle. The design has been verified to be fully compliant with H.264/AVC High Profile, except for MBAFF frame processing mode. The architecture is synthesized for FPGA Stratix 2 and Virtex 5 devices and the AMS 0.35 urn technology. The maximal operating frequency is greater than 100 MHz.

Słowa kluczowe

PL

predykcja lntra; kodowanie H.264/AVC; FPGA

EN

intra prediction; H.264/AVC encoding; FPGA

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2011
• Tom: Vol. 52, nr 5
• Strony: 80--84
• Opis fizyczny: Bibliogr. 9 poz., rys.

Twórcy

autor

Roszkowski M.

autor

Pastuszak G.

• Politechnika Warszawska, Instytut Radioelektroniki

Bibliografia

• [1] Joint Video Team of ITU-T VCEG and ISO/IEC MPEG, Recommendation ITU-T H.264(2007) - Corrigendum 1, January 2009.
• [2] JVT, Test and Video Group, Report of The Formal Verification Tests on AVC (ISO/IEC 14496-10 | ITU-T Rec. H.264), December 2003, Waikoloa.
• [3] Marpe D., Wiegand T., Gordon S.: H.264/MPEG4-AVC Fidelity Range Extensions: Tools, Profiles, Performance, and Applications-Areas. IEEE International Conference on Image Processing, ICF 2005., vol. 1, September 2005, pp. 593-596.
• [4] Jin G., Jung J.-S., Lee H.-J.: A Efficient Pipelined Architecture for h.264/avc Intra Frame Processing, IEEE International Symposium on Circuits and Systems 2007, ISCAS 2007, May 2007 pp. 1605-1608.
• [5] Wang S.-B., Zhang X.-L., Yao Y., Wang Z.: H.264 Intra Prediction Architecture Optimization. IEEE International Conference or Multimedia and Expo, July 2007, pp. 1571-1574.
• [6] Huang Y.-W., Hsieh B.-Y., Chen T.-C., Chen L.-G.: Analysis. Fast Algorithm, and VLSI Architecture Design for h.264/avc Intra Frame Coder. IEEE Transactions on Circuits and Systems for Video Technology, vol. 15, pp. 378-401, May 2005.
• [7] Ku C.-W., Cheng, C.-C., Yu G.-S., Tsai M.-C., Chang T.-S.: A High-Definition h.264/avc Intra-Frame Codec ip for Digital Video and Still Camera Applications. IEEE Transactions on Circuits and Systems for Video Technology, vol. 16, pp. 917-928. August 2006.
• [8] Lin Y.-K., Ku C.-W., Li D.-W., Chang T.-S.: A 140-mhz 94 k gates hd1080p 30-frames/s intraonly profile h.264 encoder. IEEE Transactions on Circuits and Systems for Video Technology, vol. 19, pp. 432-436, March 2009.
• [9] Lin Y.-K., Li D.-W., Lin C.-C., Kuo T.-Y., Wu S.-J., Tai W.-C., Chang W.-C., Chang T.-S.: A 242 mW, 10 mm2 1080p H.264/ AVC High Profile Encoder Chip. In 45th ACM/IEEE Design Automation Conference, DAC 2008, June 2008, pp. 78-83.