Implementation of the parallel digital processor for image analysis using FPGA technology

• Autorzy: Brylski P. , Strzelecki M.

Warianty tytułu

PL

Implementacja równoległego cyfrowego procesora do analizy obrazu w technologii FPGA

• Języki publikacji: EN

Abstrakty

EN

This paper presents the parallel digital processor designed for image analysis. It is implemented in technology. The image processor is designed for image segmentation and other types of analysis like edge detection or noise removal. The processor architecture and modifications of the segmentation algorithm described in this work are aimed to reduction the FPGA resources, namely the area of the image pixel that represents basic image processing unit.

PL

W publikacji przedstawiono implementację w technologii FPGA cyfrowego, równoległego procesora obrazu, przeznaczonego do realizacji wybranych zadań przetwarzania i analizy obrazu takich jak segmentacja, wykrywania krawędzi oraz usuwanie szumu. Przedstawiona architektura procesora oraz modyfikacje algorytmu przedstawione w niniejszym artykule mają na celu zmniejszenie powierzchni struktury FPGA zajmowanego przez układy odpowiadające za przetwarzanie pojedynczego piksela obrazu i konsekwencji ograniczenie zasobów FPGA potrzebnych do realizacji układu.

Słowa kluczowe

EN

parallel image processing; segmentation; FPGA

PL

równoległe przetwarzanie obrazu; segmentacja; układ FPGA

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2011
• Tom: Vol. 52, nr 5
• Strony: 68--71
• Opis fizyczny: Bibliogr. 9 poz., wykr.

Twórcy

autor

Brylski P.

autor

Strzelecki M.

• Politechnika Łódzka, Instytut Elektroniki

Bibliografia

• [1] Çesmeli E., Warig D.: Texture Segmentation Using Gaussian-Markov Random Fields and Neural Oscillator Networks. IEEE Transactions on Neural Networks, 12, 2, 2001, pp. 394-404.
• [2] Wang D., Ternan D.: Image segmentation based on oscillatory correlation. Neural Computation, 9, 1997, pp. 805-836.
• [3] Brylski R., Strzelecki M.: Network of Synchronized Oscillators - Digital Approach.SPA 2008, Poznań, Poland, pp. 161-164.
• [4] Brylski P., Strzelecki M.: The architecture of a digital network for image analysis. SPA2009 Poznań, Poland, pp. 25-29.
• [5] http://www.samsung.com/global/business/semiconductor/productInfo.do?fmly_id=836&partnum=S3C2440 last visited in August 2010.
• [6] http://www.xilinx.com/support/documentation/spartan-3e.htm last visited in June 2010.
• [7] http://www.armdesigner.com/EM2440-III.html last visited in November2010.
• [8] Skahill K.: VHDL for Programmable Logic. Addison- Wesley 1996.
• [9] Pedroni V. A.: Circuit Design with VHDL. MIT Press 2004.