Calibration aided evaluation of interconnection capacitances for statistical simulation of IC's with heterogeneous isolating materials

• Autorzy: Jarosz A. , Pfitzner A.

Warianty tytułu

PL

Wspomagane kalibracyjnie wyznaczanie pojemności ścieżek dla celów symulacji statystycznej układów scalonych o niejednorodnej izolacji dielektrycznej

• Konferencja: Mixed Design of Integrated Circuits and Systems MIXDES 2009. 16 ; 25-27.06.2009 ; Łódź, Polska
• Języki publikacji: EN

Abstrakty

EN

In our previous works we have proposed an empirical model of interconnection capacitances, taking into accountfurther neighborhood of the line in the bus. The model was developed for technologies based on SiO₂ as the isolating material between interconnection lines and metal layers, and it was verified numerically and experimentally [1,2]. In most advanced technologies Iow-k materials displace SiO₂, as they enable to reduce capacitances significantly. In this paper we present results of our studies on usability of our model in statistical simulation of structures using different and heterogeneous isolating materials. As in such cases it may be hard to determine the effective value of dielectric permittivity, we proposed the method to overcome this problem by using calibration of the formulas during calculations.

PL

W naszych wcześniejszych pracach zaproponowaliśmy empiryczny model pojemności połączeń wewnątrzukładowych, biorący pod uwagę dalsze sąsiedztwo ścieżki w magistrali. Model ten był opracowany z myślą o technologiach opartych na SiO₂ jako materiale izolacyjnym między ścieżkami i został zweryfikowany numerycznie i eksperymentalnie [1,2]. W zaawansowanych technologiach, w celu zmniejszenia pojemności pasożytniczych, SiO₂ jest zastępowany materiałami o niższej przenikalności dielektrycznej. W niniejszym artykule przedstawiamy rezultaty naszych badań nad użytecznością opracowanego modelu w symulacji statystycznej struktur wykorzystujących niejednorodny materiał dielektryczny jako izolator. W takim przypadku wyznaczenie efektywnej wartości przenikalności dielektrycznej może być trudne, zaproponowaliśmy więc metodę przezwyciężenia tego problemu poprzez zastosowanie odpowiedniej kalibracji wzorów w trakcie obliczeń.

Słowa kluczowe

EN

interconnection capacitance modeling; circuit extraction; statistical simulation; low-k dielectrics

PL

modelowanie pojemności połączeń; ekstrakcja schematu zastępczego; symulacja statystyczna; materiały o niskim współczynniku przenikalności dielektrycznej

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2009
• Tom: Vol. 50, nr 12
• Strony: 35--38
• Opis fizyczny: Bibliogr. 9 poz., rys.

Twórcy

autor

Jarosz A.

autor

Pfitzner A.

• Department of Integrated Circuits and Systems; Institute of Electron Technology, Warsaw

Bibliografia

• [1] Jarosz A., Pfitzner A.: Interconnection Capacitances Dependence on Further Neighborhood in the Bus - Experimental Verification of the Model. Proc. of the 13th Int. Conf. MIXDES 2006, June 2006, pp. 480 - 485.
• [2] Jarosz A., Pfitzner A.: Verification of the Model of Interconnection Capacitances Dependence on Further Neighborhood in the Bus-Microscopic and Electrical Measurements. Proc. of the 9th Int. Conf. CADSM'2007, February 2007, pp. 173 - 178.
• [3] Jue-Hsien Chern, Jean Huang, L. Arledge, Ping-Chung Li, Ping Yang: Multilevel Metal Capacitance Models For CAD Design Synthesis Systems. IEEE Electron Dev. Letters, vol. 13, no 1, Jan. 1992, pp. 32 - 34.
• [4] Shyh-Chyi Wong, Gwo-Yann Lee, Dye-Jyun Ma: Modeling of Interconnect Capacitance, Delay and Crosstalk in VLSI. IEEE Trans., on Semicond. Manufact., vol. 13, Febr. 2000, pp. 108 - 111.
• [5] James D.: Low-K and Interconnect Stacks - a Status Report, Advanced Semicond. Manufact. Conf. ASMC 2006, pp. 108 - 113.
• [6] Pantouvaki M. et al.: Air gap formation by UV-assisted decomposition of CVD material. Microelectronic Engineering 85 (2008) 2071 - 2074, Elsevier.
• [7] Jarosz A., Pfitzner A.: Calibration of the Interconnection Capacitance Models in Hybrid Statistical Simulation of IC's: Proc. of the 12th Int. Conf. MIXDES 2005, June 2005, pp. 305 - 308.
• [8] Shigeo Yasuhara et al.: Structure-Designable Formation-Method of Super Low-k SiOC Film (k = 2.2) by Neutral-Beam-Enhanced-CVD., Interconnect Techn. Conf. IITC 2008., 1-4 June 2008 pp. 73 - 75.
• [9] Cheonman Shim, Jaeyoung Yang, Munkyu Choi and Donggeun Jung: Characteristics under Bias-Temperature-Stress of Cu/Low-k a-SiCO:H Structures Prepared by Plasma Enhanced Chemical Vapor Deposition Using a Hexamethyldisilane Precursorand Cu Sputtering. Jpn. J. Appl. Phys. vol. 42 (2003) pp. L 910 - L 913.