Analog multiplier for a Iow-power integrated image sensor

• Autorzy: Blakiewicz G.

Warianty tytułu

PL

Mnożnik analogowy do niskomocowego zintegrowanego sensora optycznego

• Konferencja: Mixed Design of Integrated Circuits and Systems MIXDES 2009. 16 ; 25-27.06.2009 ; Łódź, Polska
• Języki publikacji: EN

Abstrakty

EN

This paper presents a new approach to an integrated Iow-power and Iow-cost image sensor design. A matrix multiplier is proposed as a better alternative to known massively parallel architectures. The circuit, although less flexible in number of possible to implement algorithms, characterizes very Iow power consumption and occupied chip area. These features are especially advantageous in implementation of cheap medium- and Iow-resolution sensor networks for continuous area protection.

PL

Artykuł przedstawia nowe podejście do projektowania tanich niskomocowych zintegrowanych sensorów optycznych. W odróżnieniu od wcześniej stosowanych rozwiązań opartych na masowym przetwarzaniu równoległym, zaproponowany mnożnik macierzowy charakteryzuje się korzystniejszymi cechami. Proponowane rozwiązanie, chociaż mniej elastyczne w sensie liczby możliwych do zaimplementowania algorytmów wstępnej obróbki obrazu, cechuje się znaczącą redukcją poboru mocy zasilającej i wymaga wielokrotnie mniejszej powierzchni na strukturze układu scalonego. Wymienione zalety szczególnie predysponują omawiane rozwiązanie układowe do zastosowań w tanich sieciach sensorowych o średniej i niskiej rozdzielczości graficznej służące do ciągłego nadzoru nad chronionym obszarem.

Słowa kluczowe

EN

sensor network; image sensor; four-quadrant multiplier

PL

sieci sensorowe; sensor optyczny; mnożnik czteroćwiartkowy

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2009
• Tom: Vol. 50, nr 12
• Strony: 15--18
• Opis fizyczny: Bibliogr. 6 poz.,tab., wykr.

Twórcy

autor

Blakiewicz G.

• Politechnika Gdańska, Wydział Elektroniki, Telekomunikacji i Informatyki

Bibliografia

• [1] Dudek P., Hicks P. J.: A CMOS General-Purpose Sampled-Data Analog Processing Element. IEEE Transactions on Circuits and Systems, vol. 47, May 2000, pp. 467 - 473.
• [2] Krummenacher R., Joehl N.: A4 MHz CMOS Continous-Time Filter with On-Chip Automatic Tuning. IEEE Journal of Solid-State Circuits, vol. 23, June 1988, pp. 750 - 758.
• [3] Bult K., Geelen G. J. G. M.: An Inherently Linear and Compact MOST-Only Current Division Technique. IEEE Journal of Solid-State Circuits, vol. 12, December 1992, pp. 1730 - 1735.
• [4] Carvajal R. G., Ramirez-Angulo J., Lopez-Martin A. J., Torralba A., Galan J. A. G., Carlosena A., Chavero F. M.: The Flipped Voltage Follower: A Useful Celi for Low-Voltage Low-Power Circuit Design. IEEE Transactions on Circuits and Systems, vol. 52, July 2005, pp. 1276 - 1291.
• [5] Dudek P.: Adaptive Sensing and Image Processing with a General-Purpose Pixel-Parallel Sensor/Processor Array Integrated Circuit. The International Workshop on Computer Architecture for Machine Perception and Sensing, vol. 47, September 2006, pp. 1 - 6.
• [6] Dudek P., Hicks P. J.: A General-Purpose Processor-per-Pixel Analog SIMD Vision Chip. IEEE Transactions on Circuits and Systems, vol. 52, January 2005, pp. 13 - 20.