Wielomodułowa 64-bitowa struktura funkcji exp() implementowana w układach FPGA

• Autorzy: Wielgosz M. , Jamro E. , Wiatr K.

Warianty tytułu

EN

Multimodule 64-bit structure of exp() function implemented in FPGAs

• Języki publikacji: PL

Abstrakty

PL

Artykuł prezentuje implementacje modułu obliczających funkcję exp() podwójnej precyzji w układach FPGA z wykorzystaniem na platformy sprzętowej RASC. Przy obliczaniu funkcji exp() zastosowano kombinację architektury tablicowej oraz pierwszego rozwinięcia w szereg Taylora e^x ≈ 1+x, dzięki temu moduł zajmuje mało zasobów układu FPGA (około 4% dla układu XC4LX200). W konsekwencji możliwa jest równoległa praca wielu takich modułów. Niestety ze względu na ograniczoną szybkość dostarczania i odbierania danych z pamięci zaimplementowano tylko dwa moduły równoległe - układ pobiera dane wejściowe, wykonuje obliczenia i wysyła dane wyjściowe z szybkością 2x64 bity co 5 ns (f=200 MHz). Porównanie szybkości obliczeniowej opisanej implementacji sprzętowej z rozwiązaniami procesorowymi pokazuje zdecydowane przyśpieszenie obliczeń.

EN

This paper presents implementation of double precision exponential function in FPGAs on SGI RASC plaform. In order to cope with required precision a combination of Look-Up Table and Taylor expanssion (e^x ≈ 1+x) is used. The exp() function is area-optimised and occupies only roughtly 4% of XC4LX200. Consequently, several parallel exp() modules can be implemented inside a single FPGAs. Unfortunately limited external memory transfer rate caused that only two parallel exp() modeles are incorporated in a single FPGAs. The exp() calculation throughput is therefore 2x64 bit x200 MHz. At the end of this article a calculation speed comparision with a general purpose processors is given, for which FPGAs solution gives significant speed-ups.

Słowa kluczowe

PL

HPC; FPGA; exp()

EN

HPC; FPGA; exp()

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 7-8
• Strony: 74--77
• Opis fizyczny: Bibliogr. 9 poz., wykr.

Twórcy

autor

Wielgosz M.

autor

Jamro E.

autor

Wiatr K.

• Akademia Górniczo-Hutnicza, Katedra Elektroniki, Akademickie Centrum Komputerowe - Cyfronet

Bibliografia

• [1] Doss C. C., Riley R. L. Jr.: FPGA-Based Implementation of a Robust IEEE-754 Exponential Unit. 12th Annual IEEE Symposium on Field-Programmable Gustom Computing Machines (FCCM'04), pp. 229-238.
• [2] Bui H. T., Tahar S.: Design and Synthesis of an IEEE-754 Exponential Function. 1999 IEEE Canadian Conference on Electrical and Computer Engineering Shaw Conference Center, Edmonton, Alberta, Canada May 9-12 1999, pp. 450-455 vol. 1.
• [3] Detrey J., de Dinechin F.: A parameterized foating-point exponential function for FPGAs. IEEE International Conference on Field-Programmable Technology (FPT'05), Singapore, December 2005, pp. 27-34.
• [4] Stanek S., Benjegerdes T.: Reconfigurable Computing for High Performance Technical Computing. Scalable Computing Lab, Ames Laboratory, Ames, IA 50010.
• [5] Wielgosz M., Jamro E., Wiatr K.: Moduł obliczający eksponenty implementowanej w układach FPGA. Pomiary Automatyka Kontrola vol. 53, nr 7/2007, pp. 27-29.
• [6] Jamro E., Wiatr K., Wielgosz M.: FPGA implementation of 64-bit exponential function for HPC. Field Programmable Logic and Applications, (FPL) Amsterdam 2007, pp. 718-721.
• [7] Wiatr K., Jamro E.: Constant Coefficient Multiplication in FPGA Structures. Proc. of the IEEE Int. Conf. Euromicro, Maastricht, The Netherlands, Sep. 5-7, 2000, vol. I, pp. 252-259.
• [8] Silicon Graphics, Inc., Reconfigurable Application-Specific Computing User's Guide. Ver. 004, Mar 2006, SGI.
• [9] The University of Texas in Austin, TACC Intel Math Kernel Library. http://www.tacc.utexas.edu/services/userguides/mkl/functions/exp.html, Nov. 22, 2007.