Statyczny pobór mocy w nanometrowych układach scalonych CMOS

• Autorzy: Kuźmicz W. , Pfitzner A. , Piwowarska E. , Kasprowicz D.

Warianty tytułu

EN

Static power consumption in nanometer CMOS integrated circuits

• Języki publikacji: PL

Abstrakty

PL

Jedną z głównych zalet technologii CMOS w zastosowaniu do wytwarzania cyfrowych układów scalonych był znikomy statyczny pobór mocy. Jednak układy wytwarzane przy zastosowaniu najbardziej zaawansowanych technologii, o długości kanału tranzystora poniżej 100 nm, nie mająjuż tej zalety. Tranzystory o takich długościach kanału przewodzą dość znaczne prądy (zwane prądami upływu) nawet w stanie wyłączenia. Artykuł omawia mechanizmy fizyczne przepływu tych prądów, wskazuje na ich związki z konstrukcją i technologią tranzystorów, a także zwraca uwagę na silny wpływ rozrzutów produkcyjnych na całkowity statyczny pobór prądu przez cyfrowe układy CMOS.

EN

One of the main advantages of digital CMOS circuits used to be negligible static power consumption. However, CMOS circuits manufactured with the most advanced technologies (with channel lengths below 100 nm) have lost this advantage. MOS devices having such gate lengths exhibit significant leakage currents even when turned off. The paper discusses the physical origins of these currents, shows how they depend on the device design and technology, and demonstrates strong dependence of the total static current consumption in digital CMOS circuits on process related variability.

Słowa kluczowe

PL

CMOS; prądy upływu; układy cyfrowe; rozrzuty produkcyjne

EN

CMOS; leakage currents; digital circuits; process variability

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 9
• Strony: 119--122
• Opis fizyczny: Bibliogr. 3 poz., rys., wykr.

Twórcy

autor

Kuźmicz W.

autor

Pfitzner A.

autor

Piwowarska E.

autor

Kasprowicz D.

• Politechnika Warszawska, Instytut Mikro- i Optoelektroniki

Bibliografia

• [1] Ferre A., Figueras J.: Leakage in CMOS Nanometric Technologies, w: Low-Power Electronics Design, C. Piguet, Ed. CRC Press 2004, rozdział 3, ss. 3-9 do 3-10.
• [2] Skotnicki T.: Nano-CMOS & emerging technologies-myths and hopes. Plenary presentation PL-1, 2006 Int. Conf. on Solid State Devices and Materials, Yokohama, Sept. 2006.
• [3] Kuzmicz W., Piwowarska E., Pfitzner A., Kasprowicz D.: Leakage Currents and Static Power Consumption in Nanometer CMOS Ics. Proc. IEEE EWDT Symposium 2007, Erewan, 2007, ss. 152-157.