Kodowanie stanów samokorekcyjnych układów sekwencyjnych

• Autorzy: Kania D. , Czerwiński R.

Warianty tytułu

EN

State assignment for self-correcting sequential circuits

• Języki publikacji: PL

Abstrakty

PL

Przedstawiono problem kodowania stanów automatów sekwencyjnych w odniesieniu do realizacji tych układów w strukturach programowalnych. Głównym celem jest przedstawienie nowej metody prowadzącej do uzyskiwania struktur samokorekcyjnych. Proponowana metoda jest przedstawiona za pomocą prostej modyfikacji kodowania metodą 1-hot. Wyniki eksperymentów dowodzą, że zaproponowana metoda kodowania prowadzi do istotnej redukcji powierzchni struktury w porównaniu do rozwiązań uzyskiwanych klasyczną metodą kodowania 1-hot.

EN

The paper presents the problem of state assignment for finite state machines (FSM) dedicated to programmable logic devices. The purpose of the paper is to present a new approach to state assignment which provides a self-correcting circuits. The method, based on simple modification of 1-hot method is presented. Results of experiments prove that the proposed state assignment leads to significant reduction of chip area in comparison with the classical 1-hot method.

Słowa kluczowe

PL

kodowanie stanów; automat sekwencyjny; synteza logiczna; odwzorowanie technologiczne

EN

state assigment; FSM; logic synthesis; technology mapping

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 5
• Strony: 107--111
• Opis fizyczny: Bibliogr. 10 poz., rys., tab., wykr.

Twórcy

autor

Kania D.

autor

Czerwiński R.

• Politechnika Śląska, Instytut Elektroniki

Bibliografia

• [1] Curtis H. A.: The Design of switching Circuits. D.van Nostrand Company, Inc., Princeton, New Jersey, Toronto, New York, 1962.
• [2] Czerwinski R., Kania D.: Sposób kodowania stanów wewnętrznych samokorekcyjnych układów sekwencyjnych realizowanych w układach logiki programowalnej z wysokim i niskim poziomem aktywności wyjść, zgłoszenie patentowe nr P-382680.
• [3] Deniziak S., Sapiecha K.: Procedury kodowania stanów dla układów PLD/EPLD. KST 1995, ss. 357-365.
• [4] Devadas S., Newton A. R., Ashar R: Exact Algorithms for Output Encoding. State Assignment and Four-Level Boolean Minimiztion, IEEE Trans. on Computer Aided Design, January 1991.
• [5] De Micheli G.: Synteza i optymalizacja układów cyfrowych, WNT, Warszawa 1998.
• [6] Sharma K.: Programmable Logic Handbook, PLDs, CPLDs, & FPGAs, McGraw-Hill, 1998.
• [7] Sołowiew W., Chyży M.: Synteza automatów skończonych na układach PAL, Elektronika 10/96.
• [8] Villa T., Sangiovanni-Vincentelli A.: NOVA: State Assignment for Finite State Machines for Optimal Two-Level Logic Implementation, IEEE Trans. On Computer-Aided Design, vol. 9, pp. 905-924, September 1990
• [9] Wagner F.: Projektowanie urządzeń cyfrowych. WNT, Warszawa, 1978.
• [10] Yang S., Ciesielski M.: Optimum and Suboptimum Algorithms for Input Encoding and Its Relationship to Logic Minimization. IEEE Trans, on Computer Aided Design, January 1991.