Charakteryzacja struktur SOI za pomocą 3-poziomowej metody pompowania ładunku

• Autorzy: Głuszko G. , Łukasiak L. , Jakubowski A.

Warianty tytułu

EN

Characterization of SOI structures by means of 3-level charge-pumping

• Języki publikacji: EN

Abstrakty

EN

This paper presents for the first time the results of 3-level chargepumping measurements of SOI structures. Transistors with body contact as well as PIN gated diodes are used in measurements. The aim of these measurements is to provide information on the energy distribution of interface traps at the front Si-SiO2 interface.

PL

Przedstawiono próbę wyznaczenia energetycznego rozkładu gęstości pułapek powierzchniowych na górnej powierzchni granicznej dielektryk-półprzewodnik struktur SOI (diod PIN z bramką oraz tranzystorów MOS) za pomocą trójpoziomowej metody pompowania ładunku. Otrzymane wyniki zweryfikowano poprzez porównanie z rezultatami charakteryzacji dwupoziomową metodą pompowania ładunku.

Słowa kluczowe

EN

charge-pumping; interface traps; SOI MOSFET; SOI PIN diode

PL

metoda pompowania ładunku; pułapki powierzchniowe; tranzystor SOI MOSFET; dioda SOI PIN

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 1
• Strony: 72--74
• Opis fizyczny: Bibliogr. 7 poz., rys., wykr.

Twórcy

autor

Głuszko G.

autor

Łukasiak L.

autor

Jakubowski A.

• Warsaw Univwrsity of Technology, Institute of Microelectronics and Optoelectronics

Bibliografia

• [1] Wong H.-S. R.: Beyond the corwentional transistor. Solid-State Electron., vol. 49, 2005, p. 755.
• [2] Szostak S., Łukasiak L, Jakubowski A.: System for extensive characterization of MOS nad SOI MOS structures by means of charge pumping. 4lh International Caracas Conference on Devices, Circuits and Systems, ICCDCS'2002, April 17-19 2002, Aruba, Dutch Caribbean.
• [3] Chung T. M. at al.: Planar double-gate SOI MOS Devices: Fabrication by wafer bonding over pre-patterened cavities and electrical characterization. Solid-State Electron., vol. 51, no 2, 2007, p. 231.
• [4] Lemme M. C. at al.: Highly selective HBr etch process for fabrication of Triple-Gate nano-scale SOI-MOSFETs. Microelectron. Eng., vol. 73-74, 2004, p. 346.
• [5] Tseng W. L.: A new charge-pumping method of measuring Si-SiO2 interface states. Jour. Appl. Phys., vol. 62, 1987, p. 591.
• [6] Głuszko G. at al.: Characterization of SOI MOSFETs by means of charge-pumping. Symposium Diagnostics & Yield, Warsaw 2006, accepted for publication in Journal of Telecommunications and Information Technology.
• [7] Głuszko G. et al.: Charge-pumping characterization of SOI devices fabricated by means of wafer bonding over pre-patterned cavities. 7th Symposium Diagnostics & Yield, Warsaw 2006, accepted for publication in Journal of Telecommunications and Information Technology.