Static shape and core mapping selection for rectangular on-chip networks

• Autorzy: Dziurzański P. , Mąka T.

Warianty tytułu

PL

Dobór kształtu i odwzorowania rdzeni w prostokątnych sieciach wewnątrzukładowych

• Języki publikacji: EN

Abstrakty

EN

Despite numerous research in Network on Chip domain, the subjects of shape selection and core mapping algorithms have been not widely analysed. Thus, in this paper the influence of these factors for the bandwidth and efficiency of the synthesized chip realizing streaming video applications is presented. The obtained results show the shape selection process is an important factor in multi-core mapping scheme for streaming algorithms. Such strategy can increase overall efficiency leading to balanced flows in target device.

PL

Pomimo licznych badań prowadzonych w tematyce sieci wewnątrzukładowych (ang. NoC - Network on Chip), zagadnienia doboru kształtu i algorytmy odwzorowania rdzeni nie były dotychczas poddane szerszej analizie. W artykule został przebadany wpływ tych czynników na przepustowość i efektywność zsyntetyzowanych układów realizujących strumieniowe algorytmy wideo. Otrzymane wyniki pokazują, że dobór odpowiedniego kształtu sieci do aplikacji jest istotnym czynnikiem przy odwzorowaniu wielordzeniowych struktur układowych. Przedstawiona strategia może zwiększyć efektywność docelowego układu poprzez zbalansowanie przepływów.

Słowa kluczowe

EN

netwoks on chip; mesh size selection; core mapping; streaming video

PL

sieci wewnątrzukładowe; dobór kształtu sieci; odwzorowanie rdzeni; strumieniowe wideo

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 4
• Strony: 169--171
• Opis fizyczny: Bibliogr. 9 poz., rys., tab., wykr.

Twórcy

autor

Dziurzański P.

autor

Mąka T.

• Politechnika Szczecińska, Wydział Informatyki

Bibliografia

• [1] Bjerregaard, T., Mahadevan, S.: A Survey of Research and Practices of Network-on-Chip. ACM Computing Surveys (CSUR), vol. 38, 2006, Article 1.
• [2] Dally W.J., Towels B.: Route Packets, Not Wires: On-Chip Interconnection Networks. 38th ACM IEEE Design Automation Conference (DAC), 2001, pp. 684-689.
• [3] Dziurzański P., Mąka T.: Stream-Based Multi-path Routing Scheme in On-chip Networks, Euromicro International Conference on Parallel, Distributed and network-based Processing (PDP' 2008), Work in Progress Session, Toulouse, France, 2008.
• [4] Lee, H.G., Chang, N., Ogras, U.Y., Marculescu, R.: On-chip communication architecture exploration: A quantitative evaluation of point-to-point, bus, and network-on-chip approaches, ACM Transactions on Design Automation of Electronic Systems, vol. 12, no. 3, 2007, article no. 23.
• [5] Li M., Zeng Q.A., Jone W.B.: DyXY: a proximity congestion-aware deadlock-free dynamic routing method for network on chip. 43rd ACM IEEE Design Automation Conference (DAC), 2006, pp. 849-852.
• [6] Ogras U.Y., Marculescu R.: Prediction-based Flow Control for Network-on-Chip Traffic,43rd ACM IEEE Design Automation Conference (DAC), 2006, pp. 839-844.
• [7] Smit, G.J.M., et al.: Efficient Architectures for Streaming DSP Applications, Dynamically Reconfigurable Architectures. Internationales Begegnungs- und Forschungszentrum fuer Infor-matik (IBFI), Schloss Dagstuhl, Germany, 2006.
• [8] Tol, E.B. van der, Jaspers, E.G.T., Gelderblom, R.H.: Mapping of H.264 decoding on a multiprocessor architecture. Image and Video Communications and Processing, vol. 5022, pp. 707-718, Jan. 2003, Santa Clara, CA, USA.
• [9] Tol, E.B. van der, Jaspers, E.G.T.: Mapping of MPEG-4 Decoding on a Flexible Architecture Platform. Media Processors 2002, vol. 4674, pp. 362-363, Jan. 2002, San Jose, CA, USA.