Obliczenia równoległe z wykorzystaniem instrukcji wielozadaniowych w przetwarzaniu sygnałów

• Autorzy: Dąbrowski A. , Pawłowski P. , Marciniak T.

Warianty tytułu

EN

Parallel computations using multi-issue instructions in signal processing

• Konferencja: Signal Processing Algorithms, Architectures, Arrangements, and Applications. 11th IEEE Signal Processing Workshop SPA 2007 ; 7.09.2007 ; Poznan, Poland
• Języki publikacji: PL

Abstrakty

PL

Przeanalizowano możliwości wykonywania obliczeń równoległych za pomocą instrukcji wielozadaniowych nowoczesnych procesorów sygnałowych (DSP) i zbadano ich przydatność do wybranych zadań przetwarzania sygnałów. Analizowano cechy architektur tych układów, przy czym szczególną uwagę poświęcono architekturze VLIW (Very Long Instruction Word). W celu zilustrowania skuteczności instrukcji wielozadaniowych, zbadano efektywność wykonywania typowych zadań przetwarzania sygnałów za pomocą stałoprzecinkowego procesora sygnałowego Blackfin (w zestawie SDK 2.01 ze środowiskiem VisualDSP++ 4.5) oraz za pomocą zmiennoprzecinkowych procesorów Sharc i Tiger-Sharc.

EN

In this paper possibilities of realization of parallel computations using multi-issue instructions of modern digital signal processors (DSPs) have been analyzed and their usefulness for chosen signal processing tasks has been investigated. Features of architectures of these processors have been analyzed with special attention paid to the VLIW (very long instruction word) architecture. In order to illustrate efficiency of multi-issue instructions, effectiveness of realization of typical signal processing tasks has been investigated using fixed-point Blackfin processor (by means of VisualDSP++ 4.5) environment with Software Development Kit 2.01) as well as using Sharc and TigerSharc floating-point processors.

Słowa kluczowe

PL

równoległe przetwarzanie sygnałów; cyfrowe procesory sygnałowe; instrukcje wielozadaniowe; architektura VLIW

EN

parallel signal processing; digital signal processors; multi-issue instructions; VLIW architecture

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 4
• Strony: 6--12
• Opis fizyczny: Bibliogr. 21 poz., rys., tab., wykr.

Twórcy

autor

Dąbrowski A.

autor

Pawłowski P.

autor

Marciniak T.

• Politechnika Poznańska, Wydział Informatyki i Zarządzania

Bibliografia

• [1] DSP Selection Guide, Texas Instruments, www.ti.com, 2007.
• [2] AudioA/Video Products, Analog Devices, www.analog.com, 2007.
• [3] MPLAB IDE, User's Guide, Microchip Technology Inc., 2006.
• [4] Analog Devices, ADSP-TS201S TigerSHARC Embedded Processor, Analog Devices, Inc., 2006.
• [5] Berkeley Design Technology, VLIW Architectures for DSP, Berkeley Design Technology, Inc., 1999.
• [6] TMS320C6203B Fixed-Point Digital Signal Processor, SPRS073L, Texas Instruments Inc., 2006.
• [7] Colwell R.R., Hali W.E., Joshi C.S., Papworth D.B., Rodman P.K., Tornes J.E.: Architecture and implementation of a VLIW supercomputer. Proceedings of Supercomputing'90 (Branford, CT), November 1990, pp. 910-919.
• [8] Philips Semiconductors, An Introduction To Very-Long Instruction Word (VLIW) Computer Architecture, Philips Semiconductors, 1997, Publ: 9397-750-01759.
• [9] Vierhaus H.T.: Methodik des HW/SW Co-Design, Poznań, December 2003.
• [10] Lapinskii V.: Algorithms for Compiler-Assisted Design-Space-Exploration of Clustered VLIW ASIP Datapaths. Ph.D. Thesis, University of Texas at Austin, 2001.
• [11] Schdölzel M., Bachmann P.: DESCOMP: A New Design Space Exploration Approach, Proc. of the 18th Int. Conference on Architecture of Computing Systems. 2005, pp. 178-192.
• [12] Bona A., et al.: Energy Estimation and Optimization of Embedded VLIW Processors based on Instruction Clustering. DAC 2002, New Orleans, Louisiana, USA, June 10-14, 2002.
• [13] Shimajiri H., Yoshida T.: A method of Speculative Dual-Path Execution for VLIW Processors. IEEE, 2004, pp. 195-198.
• [14] ADSP-BF535 Blackfin ®; Processor Multi-cycle Instructions and Latencies, Engineer To Engineer Note EE-171, 2003.
• [15] ADSP-BF53x/BF56x Blackfin ®; Processor Programming Refer-ence, Analog Devices, Revision 1.2, February 2007.
• [16] Blackfin Code Examples, http://www.analog.com/processors/ blackfin/technicalLibrary/manuals/codeExamples.html.
• [17] Software Development Kit (SDK) Downloads, http://www.analog. com/processors/platforms/sdk.html.
• [18] Portalski, M., Pawłowski P., Dąbrowski A., Synthesis of some class of nonharmonic tones, XXVIII IC-SPETO Int. Conf. Fundamentals of Electrotechnics and Circuit Theory 2005, vol. 2, pp. 439-42.
• [19] Pawłowski P., Dąbrowski A., Extended precision method for accumulation of floating-point numbers in digital signal processors, Proc. V Krajowa Konferencja Elektroniki, vol. 1, pp. 223-228, 2006, in Polish.
• [20] Pawłowski P., Schölzel M.: Task rescheduling in application specific processors with built-in-self-repair facility and variable arithmetic accuracy. Elektronika, nr 4, 2007, pp. 11-15.
• [21] Analog Devices, ADSP-TS201S TigerSHARC Processor Programming Reference, Rev. 1.1, Analog Devices, Inc., 2005.