System wieloprocesorowy do badania układów arbitrażu : rozwiązanie sprzętowe

• Autorzy: Taborek K. , Hrynkiewicz E.

Warianty tytułu

EN

Multiprocessor system for arbitration circuit examination : hardware implementation

• Języki publikacji: PL

Abstrakty

PL

W artykule zaprezentowane zostało rozwiązanie sprzętowe systemu wieloprocesorowego, który może być wykorzystywany do badania różnych układów arbitrażu, z różnymi protokołami obsługi zgłoszeń procesorów. Układy arbitrażu są tutaj implementowane w strukturze FPGA. Na wstępie, opisana została ogólna koncepcja działania systemu, z podziałem na bloki funkcjonalne. W dalszej części przedstawiono szczegółowe rozwiązania sprzętowe poszczególnych pakietów systemu wieloprocesorowego. Badania układów arbitrażu mogą być prowadzone w różnych warunkach - dla zmiennej liczby procesorów w systemie i dla różnego rodzaju obciążeń procesorów.

EN

Hardware implementation of a multiprocessor system for examination of various arbitration circuits was presented in this paper. The arbitration circuits are implemented in FPGA structure. First, generał idea of multiprocessor system activity was described. Functional blocks of the system were presented. Next, detailed hardware solutions of all parts of the multiprocessor system are shown. The examination of arbitration circuits may be provided in different cases - for different number of processors in the system and for various types of processor loads.

Słowa kluczowe

PL

FPGA; mikroprocesor; pamięć globalna; system wieloprocesorowy; wydajność systemu; układ arbitrażu

EN

arbitration circuit; FPGA; global memory; microprocessor; multiprocessor system; system performance

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2010
• Tom: Vol. 51, nr 9
• Strony: 48--51
• Opis fizyczny: Bibliogr. 8 poz., il., wykr.

Twórcy

autor

Taborek K.

autor

Hrynkiewicz E.

• Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Gliwice

Bibliografia

• [1] Gelenbe E.: Multiprocessor Performance. pp. 12-15, Wiley, Chichester, 1989.
• [2] Micheli G.: Synthesis and Optimization of Digital Circuits. Mc-Grew-Hill, Inc., 1994.
• [3] Taborek K.: Hardware Implementation of the 8-bit Multiprocessor System. Proceedings of International Conference PDS'95, pp. 145-151, Gliwice, 1995.
• [4] Taborek K., Hrynkiewicz E.: Arbitration Circuit with Fuli Rotation of Priorities to the Highest one for Multiprocessor System. Proc. of 8th IEEE Workshop DDECS'05, pp. 202-205, Sopron, Hungary, 2005.
• [5] Taborek K., Pogoda Z.: Układ arbitrażu o stałych priorytetach dla systemu wieloprocesorowego. Materiały konferencyjne V KKE, Darłówko Wschodnie, 2006.
• [6] Taborek K., Hrynkiewicz E.: Arbitration Circuit with Cyclically Shifted Priorities for Multiprocessor System. IFAC Discrete-Event System Design (DESDes'06), Rydzyna, Poland 2006.
• [7] XILINX: The Programmable Logic Data Book. 2100 Logic Drive, San Jose, CA 95124-3400, USA 1994.
• [8] XILINX: XACT 5.0. USA 1993.