PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Architektury bloków wnioskowania systemów rozmytych

Identyfikatory
Warianty tytułu
EN
Architectures of fuzzy system inference blocks
Konferencja
Krajowa Konferencja Elektroniki. 7 ; 02-04.06.2006 ; Darłówko Wschodnie, Polska
Języki publikacji
PL
Abstrakty
PL
W artykule przedstawiono porównanie cyfrowych architektur bloków wnioskowania systemów rozmytych. W tym celu opracowano podstawową architekturę systemu rozmytego, a następnie bloki wnioskujące. Bloki te zbudowoano przy wykorzystaniu następującej architektury: szeregowej, potokowo-szeregowej, 2-kanałowej potokowo-szeregowej oraz równoległej. W pracy tej przedstawiono także praktyczne wykorzystanie techniki adresowania w zależności od wybranej architektury bloku wnioskowania.
EN
In paper a comparison of digital architectures of fuzzy inference blocks is presented. For this purpose basic architecture of fuzzy system and inference blocks was elaborated. The blocks were build based on architecture: sequential, pipeline - sequential, 2 channe pipeline - sequential and parallel. Practical application of address technique depending on chosen architecture is presented in this paper.
Rocznik
Strony
222--226
Opis fizyczny
Bibliogr. 7 poz., tab., wykr.
Twórcy
autor
  • Politechnika Koszalińska, Wydział Elektroniki i Informatyki
Bibliografia
  • [1] Yager R. R., Filev D.: Podstawy modelowania i sterowania rozmytego. WNT, Warszawa 1995.
  • [2] Patyra M. J., Grantner J. L.: Hardware implementaions of digital fuzzy logic controller. Elesiver Information Science 113 (1999) pp. 19-54.
  • [3] Xilinx DS099 Spartan-3 Complete data sheet.
  • [4] Białko M.: Sztuczna inteligencja i elementy hybrydowych systemów rozmytych. Koszalin 2005.
  • [5] Piegat A.: Modelowanie i sterowanie rozmyte. Akademicka Oficyna Wydawnicza EXIT, Warszawa, 1999.
  • [6] Falchieri D., Gabrielli A., Gandolfi E., Masetti M.: Very fast VLSI fuzzy processor: 2 inputs 1 output. Fuzzy Sets & Systems, November 2002, Volume/Issue 132/2 pp. 261-272.
  • [7] Białko M., Popławski M.: Implementacja cyfrowego systemu rozmytego z dwukanałowym blokiem wnioskowania w układzie FPGA. KKE'07. Darłówko 2007.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWAC-0001-0058
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.