Wykorzystanie bramek prądowych i napięciowych CMOS do realizacji funkcji bloku S-box algorytmu Whirlpool

• Autorzy: Rajewska M. , Berezowski R. , Maslennikow O. , Słowik A.

Warianty tytułu

EN

Realization of Whirpool S-box function using current and voltage CMOS gates

• Konferencja: Krajowa Konferencja Elektroniki. 7 ; 02-04.06.2006 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiono porównanie trzech projektów układów zbudowanych z bramek prądowych i realizujących funkcje bloku S-box w algorytmie kryptograficznym Whirlpool z analogicznymi trzema projektami zbudowanymi z klasycznych, napięciowych bramek CMOS. Projekty układów opracowano wykorzystując zmodyfikowaną przez autorów metodę minimalizacji funkcji logicznych Quinea-McCluskeya, a następnie dokonano optymalizacji dwóch najlepszych projektów (prądowego i napięciowego) wykorzystując opracowany przez autorów algorytm ewolucyjny. Porównanie zaprojektowanych układów prądowych z ich odpowiednikami napięciowymi wykonano pod kątem liczby wykorzystanych w układzie bramek, połączeń, tranzystorów oraz czasów opóźnienia. Celem pracy jest uzasadnienie stosowania bramek prądowych w jednostkach przetwarzających systemów kryptograficznych odpornych na ataki PAA (ang. Power Analysis Attacks).

EN

In this paper, the comparison of three circuits designed with the current-mode gates and destined for realization of the Whirlpool algorithm S-box functions with the similar circuits based on the classical voltage-mode CMOS gates is presented. The modified by authors Quine-McCluskey minimization algorithm was used to realizing the current-mode projects. Moreover, the evolutionary algorithm proposed by authors for digital circuit optimization used for further reduction of the hardware complexity of the two designed current-mode and voltage-mode devices. The comparison of projects was made taking to account the number of gates, interconnections, transistors and delay time. Comparison results proves the ability of using current-mode circuits in cryptographic processors units resistant to Power Analysis Attacks (PAA).

Słowa kluczowe

PL

atak SCA; atak PAA; algorytmy kryptograficzne; funkcje mieszające; blok S-box; bramki prądowe; minimalizacja opisów funkcji logicznych; metoda Quine'a-McCluskeya

EN

SCA; PAA; cryptography algorithms; hashing functions; S-box; current gate; minimizations of logic functions; Quine-McCluskey algorithm

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 11
• Strony: 196--199
• Opis fizyczny: Bibliogr. 11 poz., tab.

Twórcy

autor

Rajewska M.

autor

Berezowski R.

autor

Maslennikow O.

autor

Słowik A.

• Politechnika Koszalińska, Wydział Elektroniki i Informatyki

Bibliografia

• [1] Maslennikow O.: Podstawy teorii zautomatyzowanego projektowania reprogramowalnych równoległych jednostek przetwarzających dla jednoukładowych systemów czasu rzeczywistego. Wydawnictwo Uczelniane Politechniki Koszalińskiej, Koszalin, 2004, s. 273.
• [2] ECRYPT, Electromagnetic Analysis and Fault Attacks: State of the Art, 2005.
• [3] Quisduater J. J., Koene R.: Side Channel Attacks: State of the Art, 2002.
• [4] Mace R., Standaert F.-X., Quisquater J.-J., Legat J.-D.: A Design Methodology for Secured ICs Using Dynamic Current Mode Logic. Proc. Int. Workshop PATMOS'2005, pp.550.
• [5] Gołofit K.: Różnicowa technologia prądowa dla zastosowań ochrony informacji oraz obliczeń w GF(3n). Prace V Konf. Krajowej KKE'2006, s. 135-140.
• [6] Berezowski R.: Jednostki operacyjne zbudowane w oparciu o bramki prądowe dla jednoukładowych systemów VLSI. Rozprawa doktorska, Koszalin, 2007, s. 150.
• [7] Daemen J., Rijmen V.: The Wide Trail Design Strategy. Proceedings of the 8th IMA International Conference on Cryptography and Coding (IMA'01), pp. 222-238, Cirencester, UK, December 2001.
• [8] Barreto P. S. L. M., Rijmen V.: The Whirlpool Hashing Function. First open NESSIE Workshop, Leuven, Belgium, November 13-14, 2000.
• [9] Rajewska M., Berezowski R., Maslennikow O.: Wykorzystanie algorytmu Quinea McCluskeya do optymalizacji układów cyfrowych zbudowanych z bramek prądowych. XIV Krajowa Konferencja KOWBAN'2007, Szklarska Poręba 24-26.10.2007, ss. 81-86.
• [10] Słowik A., Białko M.: Evolutionary Design and Optimization of Combinational Digital Circuits with Respect to Transistor Count. Bulletin of the Polish Academy of Sciences, Technical Sciences, vol. 54, Issue 4, pp. 437-442, 2006.
• [11] Słowik A.: Projektowanie i optymalizacja cyfrowych układów elektronicznych przy użyciu algorytmów ewolucyjnych. Rozprawa doktorska, Koszalin, 2007.