Równomierne obciążenie procesorów w systemie wieloprocesorowym

• Autorzy: Taborek K. , Pogoda Z.

Warianty tytułu

EN

Regular load of processors in multiprocessor system

• Konferencja: Krajowa Konferencja Elektroniki. 7 ; 02-04.06.2006 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

Przedstawiono równomierne obciążenie procesorów w systemie wieloprocesorowym ze wspólną pamięcią. Przez równomierne obciążenie procesorów należy rozumieć te same liczby zgłoszeń tych procesorów do pamięci globalnej. Dodatkowo, intensywności zgłoszeń muszą być takie same dla wszystkich procesorów w systemie. Zaproponowano programową metodę generacji zgłoszeń procesorów w rzeczywistym systemie wieloprocesorowym. Pokazane zostały schematy blokowe dwóch typów programów: dla procesora master i dla procesora slave. Programy te zostały odpowiednio opisane.

EN

Regular load of processors in multiprocessor system with common memory was presented in this paper. This regular load of processors is meant as the same numbers of requests of these processors to the global memory. Additionally, intensities of requests must be the same for all processors in the system. Programmed method of generation of processor requests inocessor and for slave processor - were shown in figures. These programs were properly described.

Słowa kluczowe

PL

magistrala; procesory; obciążenie równomierne; system wieloprocesorowy; wydajność systemu

EN

bus; multiprocessor system; processors; regular load; system performance

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 11
• Strony: 190--192
• Opis fizyczny: Bibliogr. 7 poz.

Twórcy

autor

Taborek K.

autor

Pogoda Z.

• Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Gliwice

Bibliografia

• [1] Cuev J. V.: Osnovy issledovanija operacij v voennoj technike. Izdatel'stvo "Sovetskoe Radio", Moskva 1965.
• [2] Taborek K.: Hardware Implementation of the 8-bit Multiprocessor System. Conference Proceedings of PDS'95, Gliwice 1995.
• [3] Taborek K.: Układy arbitrażu w systemach wieloprocesorowych. Rozprawa doktorska, Gliwice 2002.
• [4] Taborek K., Hrynkiewicz E.: Arbitration Circuit with Full Rotation of Priorities to the Highest one for Multiprocessor System. Proc. of 8th IEEE Workshop DDECS'05, Sopron, Hungary 2005.
• [5] Taborek K., Hrynkiewicz E.: Arbitration Circuit with Cyclically Shifted Priorities for Multiprocessor System. IFAC Discrete-Event System Design (DESDes'06 ), Rydzyna, Poland 2006.
• [6] Taborek K., Pogoda Z.: Układ arbitrażu o stałych priorytetach dla systemu wieloprocesorowego. V KKE, Darłówko Wschodnie 2006.
• [7] Zieliński E.: Generatory liczb losowych. WNT, Warszawa 1972.