Dynamicznie rekonfigurowalna współbieżna realizacja sterowania binarnego

• Autorzy: Hrynkiewicz E. , Milik A. , Mocha J.

Warianty tytułu

EN

Dynamically reconfigurable paralell implemntation of logic controller

• Konferencja: Krajowa Konferencja Elektroniki. 7 ; 02-04.06.2006 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono architekturę dynamicznie rekonfigurowalnej jednostki sterownika binarnego implementowanego w układzie FPGA. Przeznaczony jest do wykorzystania w programowalnych sterownikach logicznych. Przedstawione rozwiązanie wykorzystuje technikę wielostrumieniowego przetwarzania równoległego. Regularna architektura znakomicie wpasowuje się strukturę FPGA, pozwalając na znaczne upakowanie oraz osiągnięcie wysokich częstotliwości pracy. Zaproponowana architektura korzysta z możliwości dynamicznej rekonfiguracji w czasie pracy układu, która oferowana jest przez nowoczesne układy FPGA. Przedstawiona architektura przyspiesza proces projektowania, gdyż pozostaje niezmienna za wyjątkiem generatorów tablicowych funkcji LUT.

EN

The paper presents architecture of the dynamically reconfigurable binary logic controller dedicated for PLCs. Presented solution takes benefits from multistream parallel processing. The symmetrical architecture perfectly fits into FPGA structure. It assures high logic denesity and close to maximal operation frequency. Presented architecture is able to be reconfigured during runtime taking benefits from modern FPGA configuration interfaces. Presented architecture optimize and speeds up design process while entire architecture remains unchanged except contentents of the LUTs.

Słowa kluczowe

PL

sterownik logiczny; PLC; układ programowalny; FPGA; rekonfiguracja; przetwarzanie współbieżne

EN

PLC; PLD; FPGA; reconfiguration; parallel processing

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 11
• Strony: 187--190
• Opis fizyczny: Bibliogr. 8 poz., wykr.

Twórcy

autor

Hrynkiewicz E.

autor

Milik A.

autor

Mocha J.

• Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Gliwice

Bibliografia

• [1] Milik A.: High Level Synthesis - Reconfigurable Hardware Implementation of Programmable Logic Controller. PDeS 2006 Programable Devices and Embedded Systems, Brno 14-16 February 2006.
• [2] Chmiel M., Hrynkiewicz E., Milik A.: Remarks on Improving of Operation Speed of The PLCs. 16th IFAC World Congress, Prague, 4-8 July 2005.
• [3] Claus C., Hang B., Hubner M., Schmutzler C., Becker J., Stechele W.: An XDL-based busmacro generator for customizable communications interfaces for dynamically and partially reconfigurable systems. RC Education, Porto Allegre, Brasil, May 2007.
• [4] Ehliar A., Liu D.: Thinking Outside the Flow: Creating Customized Backend Tools for Xilinx Based Designs. FPGA World 2007, Stockholm, Sweden, September 2007.
• [5] Xilinx "XAPP 151: Virtex Series Configuration Architecture User Guide" v.1.5 09.2000.
• [6] Xilinx "XAPP 290: Two Flows for Partial Reconfiguration: Module Based or Difference Based" v4.0 9.09.2004.
• [7] Xilinx XAPP 430: Spartan-3 Advanced Configuration Architecture.
• [8] Sedcole N.: PhD Dissertation "Reconfigurable Platform-Based Design in FPGAs for Video Image Processing" University of London, January 2006.