Globalne uszkodzenia parametryczne w testowaniu analogowych układów scalonych

• Autorzy: Jantos P. , Grzechca D. , Golonek T. , Rutkowski J.

Warianty tytułu

EN

Global parametric faults in analogue integrated circuits testing

• Konferencja: Krajowa Konferencja Elektroniki. 7 ; 02-04.06.2006 ; Darłówko Wschodnie, Polska
• Języki publikacji: PL

Abstrakty

PL

W artykule przedstawiono analizę wpływu globalnych uszkodzeń parametrycznych na odpowiedź analogowych układów scalonych (AIC) w dziedzinie czasu. Nowością jest wykorzystanie relacji oraz super-relacji pomiędzy wcześniej wspomnianymi cechami odpowiedzi układów. Przedstawiona metoda powinna pozwolić na zwiększenie testowalności oraz diagnozowalności globalnych uszkodzeń parametrycznych (GPF) w produkcji analogowych i hybrydowych układów scalonych. Wpływ GPF na wspomniane cechy odpowiedzi AIC został przedstawiony z wykorzystaniem przykładu obliczeniowego. Prezentowane badania stanowią wstęp do przygotowania systemu diagnostycznego AIC sterowanego uszkodzeniami (Fault Driven Test - FDT) z symulacją przedtestową (Simulation Before Test - SBT).

EN

This paper presents an analysis of an influence of global parametric faults on analogue integrated circuits (AIC) time domain response features. A novelty is the analysis of relations and superrelations between aformentioned features. Presented method should increase testability and diagnosability of the global parametric faults (GPF) on a production line of analogue and mixed electronic circuits. GPF influence on abovementioned features is presented with the use of an exemplary ciruit. A research presented in this paper may be used as an introduction to a Fault Driven Test diagnosis of AIC with the Simulation Before Test.

Słowa kluczowe

PL

analogowy układ scalony; globalne uszkodzenia parametryczne; testowanie

EN

analogue integrated circuits; global parametric faults; testing

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2008
• Tom: Vol. 49, nr 11
• Strony: 122--125
• Opis fizyczny: Bibliogr. 11 poz., wykr.

Twórcy

autor

Jantos P.

autor

Grzechca D.

autor

Golonek T.

autor

Rutkowski J.

• Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Gliwice

Bibliografia

• [1] Jantos P., Rutkowski J.: Optymalizacja uzysku analogowych układów elektronicznych. VI Krajowa Konferencja Elektroniki, KKE'07, ss. 125-130.
• [2] Jantos P., Rutkowski J.: Analogue Electronic Circuits Yield Optimisation with the use of Evolutionary Algorithms. International Workshop - Control and Information Technology, IWCIT 2007, pp. 245-250.
• [3] Laker K. R., Sansen W. M. C.: Design of Analog Integrated Circuits and Systems. McGraw-Hill, Inc., 1994.
• [4] Millman J., Halkies C. C.: Integrated Electronics: Analog and Digital Circuits and Systems. McGraw-Hill, Inc., 1972.
• [5] Ytterdal T., Cheng Y., Fjeldly T.: Device Modelling for Analog and RF CMOS Circuit Design. Wiley, 2003.
• [6] Razavi B.: Design of Analog CMOS Integrated Circuits. McGraw-Hill, 2001.
• [7] Van Zant P.: Microchip Fabrication: A Practical Guide to Semiconductor Processing. McGraw-Hill Inc., 2004.
• [8] Gray P. R., Hurst P. J., Lewis S. H., Meyer R. G.: Analysis and Design of Analog Integrated Circuits. Wiley, 2001.
• [9] Kubisatpathy P., Barua A., Sinha S.: Fault Diagnosis of Analogue Integrated Circuuits. Springer, 2005.
• [10] Golonek T., Grzechca D., Rutkowski J.: Evolutionary Method for Test Frequencies Selection Based on Entropy Index and Ambiguity Sets. International Conference on Signals and Electronic Systems, ICSES 2006, pp. 511-514.
• [11] Jantos P., Grzechca D., Golonek T., Rutkowski J.: Gene Expression Programming-based Method of Optimal Frequency Choice for Purpose of Analogue Circuits' Diagnosis. V International Conference on Computer Recognition Systems, CORES'07, pp. 794-801.