Implementation of FD SOI CMOS Technology in ITE

• Autorzy: Kucharski K. , Renaux C. , Crahay A. , Grabiec P. , Grodner M. , Bieniek T. , Panas A. , Sierakowski A. , Kłos H. , Tomaszewski D. , Obrębski D. , Marczewski J. , Flandre D.

Warianty tytułu

PL

Implementacja technologii FO SOI CMOS w ITE

• Konferencja: Electron Technology Conference ELTE 2010. 10 ; International Microelectronics and Packing IMAPS-CPMT. 34 ; 22-25.09.2010 ; Wrocław, Poland
• Języki publikacji: EN

Abstrakty

EN

In the present paper, the current status of work on the transfer of a fully-depleted silicon-on-insulator (FD SOI) CMOS technology from Université catholique de Louvain (UCL) to Instytut Technologii Elektronowej (ITE) is described. This task is carried out within the TRIADE' FP7 project oriented towards development of analog and digital blocks coupled with sensors for low-volume high-performance applicalions in aeronautics. The paper describes issues and solution methods used for SOI substrate preparation and CMOS technology implementation. The test structures used for technology evaluation are briefly described. The ellipsometric and electrical measurements are presented, and their preliminary results are outlined. Finally, works on design kit implementation and further works related to application of the technology for integrated circuits manufacturing are described.

PL

W prezentowanej pracy opisany został stan prac w zakresie implementacji w Instytucie Technologii Elektronowej (ITE) technologii wytwarzania całkowicie zubożonych układów scalonych i struktur CMOS SOI (FD SOI CMOS) opracowanej oryginalnie w Universite catholiqué de Louvain (UCL). Zadanie to jest wykonywane w ramach projektu badawczego 7 Programu Ramowego DE pod nazwą TRIADE, zorientowanego na opracowanie analogowych i cyfrowych bloków funkcjonalnych połączonych z czujnikami w celu ich zastosowania w aeronautyce. Praca składa się z części przedstawiających problemy i metody ich rozwiązania w poszczególnych fazach przygotowania płytek podłożowych SOI oraz implementacji technologii wytwarzania struktur CMOS. Omówione zostały w skrócie struktury testowe stosowane do oceny technologii, a także wyniki ich pomiarów elipsometrycznych i elektrycznych. Przedstawione zostały także prace nad implementacją pakietu technologicznego (ang. design kit) i dalsze prace ukierunkowane na wytwarzanie układów scalonych w tej technologii.

Słowa kluczowe

EN

CMOS; FD SOI; low-voltage; integrated circuits; low-power integrated circuits; test structure; TRIADE project

PL

CMOS; FD SOI; układy scalone niskonapięciowe; układy scalone niskiej mocy; struktura testowa; projekt TRIADE

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2011
• Tom: Vol. 52, nr 3
• Strony: 13--15
• Opis fizyczny: Bibliogr. 5 poz., wykr.

Twórcy

autor

Kucharski K.

autor

Renaux C.

autor

Crahay A.

autor

Grabiec P.

autor

Grodner M.

autor

Bieniek T.

autor

Panas A.

autor

Sierakowski A.

autor

Kłos H.

autor

Tomaszewski D.

autor

Obrębski D.

autor

Marczewski J.

autor

Flandre D.

• Instytut Technologii Elektronowej, Warsaw

Bibliografia

• [1] Flandre D., et al.: Fully depleted SOI CMOS technology for heterogenous micropower, high-temperature or RF microsystems. Solid-State Electronics, 45 (2001), 541-549.
• [2] Caccia M., et.al.: The SUCIMA project: A status report on high granularity dosimetry and proton beam monitoring. Nuclear Instruments & Methods A, 560 (2006), 153-157.
• [3] Ruddell F. H., et al.: Fabrication and Characterisation of High-resistivity SOI Substrates for Monolithic High Energy Physics Detectors. Solid-State Electronics, 52 (2008), 849-1853.
• [4] Zaborowski M., et al.: Development of Device Technology for Chemical Molecule. ELTE'2010 Conference, Wrocław.
• [5] TRIADE project web page http://triade.wscrp.com/