Pros and cons of system-level synthesis of data-dominated algorithms

• Autorzy: Dziurzański P.

Warianty tytułu

PL

Zalety i wady syntezy modeli na poziomie systemowym zdominowanych przez dane

• Języki publikacji: EN

Abstrakty

EN

SystemC is gaining popularity in the field of modeling and verification of hardware. Especially beneficial of this language usage is the stage of architectural analysis where the task to be computed are split between the HW and SW domains. Fast simulation of such system-level models is crucial in trade-offs between speed, area and power consumption of the target system. However, the hardware synthesis stage is still often performed from VHDL or Verilog models that have to be created manually or semi-automatic from a SystemC code. Thus in this paper we decided to present a complete design flow from a system-level rnodel to hardware synthesis of an example video codec based on SystemC using the 3rd part generation C-synthesis technology. The SystemC-based implementation will be compared with its handwritten VHDL counterpart.

PL

SystemC zdobywa popularność w zakresie modelowania i weryfikacji sprzętu. Szczególnie opłacalne wydaje się użycie tego języka na etapie analizy architektury, gdzie zadania są przydzielane do domen sprzętowych i programowych. Szybka symulacja takich modeli jest krytyczna przy wyznaczaniu kompromisu między szybkością, powierzchnią i energią zużywaną przez docelowy system. Jednakże sam proces syntezy sprzętowej jest wciąż często wykonywany z modeli w VHDL lub Verilogu, które muszą być przepisywane ręcznie lub półautomatycznie z kodu w SystemC. Dlatego w niniejszym artykule zostanie przedstawiona synteza przykładowego kodeka wideo, w pełni wykorzystująca SystemC, z wykorzystaniem technologii syntezy C firm trzecich. Implementacja z SystemC zostanie porównana z ręcznie napisanym odpowiednikiem kodu w VHDL.

Słowa kluczowe

EN

network on chip; NoC; system-level synthesis; SystemC

PL

sieci wewnątrzukładowe; synteza poziomu systemu; SystemC

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2010
• Tom: Vol. 51, nr 10
• Strony: 169--171
• Opis fizyczny: Bibliogr. 12 poz.

Twórcy

autor

Dziurzański P.

• Zachodniopomorski Uniwersytet Technologiczny w Szczecinie, Wydział Informatyki

Bibliografia

• [1] Benini L., de Micheli G.: Networks on Chips: Technology and Tools. Morgan Kaufman, 2006.
• [2] Bjerregaard T., Mahadevan S.: A Survey of Research and Practices of Network-on-Chip. ACM Computing Surveys (CSUR), vol. 38, 2006, Article 1
• [3] Brandolese C., Fornaciari W., Salice F.: An area estimation methodology for FPGA based designs at SystemC-level. Proc. of the 41th Design Automation Conference (DAC 2004), San Diego, CA, USA, June 7-11, 2004, pp. 129-132.
• [4] Charest L., Aboulhamid E.M.: A VHDL/SystemC Comparison in Handling Design Reuse. Int. Workshop on System-on-Chip for Real-Time Applications, 2002, pp. 79-85.
• [5] Dondziak P., Dziurzański P.: Resource Utilization Estimation and Core Placement in an NoC-based MPSoC realizing a data-dominated algorithm. Pomiary, Automatyka, Kontrola, no. 07, 2010, pp. 784-786.
• [6] Dziurzański P., Mąka T.: Stream Transfer Balancing Scheme Utilizing Multi-path Routing in Networks on Chip. 4th International Workshop ARC 2008, London, UK, 2008, pp. 294-299.
• [7] Page I.: Computing without Computers, http://www.doc.ic.ac.uk/~ipage/, 2008.
• [8] Steinert M., Steffen Buch, David Slogsnat: Using SystemC for Hardware Design Comparison of results with VHDL. SNUG Europe, 2002.
• [9] Ulacha G., Dziurzański P.: Lossless and Near-lossless Video Compression System Utilizing a NoC Architecture. Transactions on Mass-Data Analysis of Images and Signals, Vol. 1, no. 1, pp. 38-47, 2009. 10. Celoxica Limited, Agility Compiler manual For Agility 1.2, 2006.
• [10] Forte Design Systems, Cynthesizer Closes the ESL-to-Silicon Gap, 2008.
• [11] OSCI, The SystemC Synthesis Subset Draft 1.3, 2009.
• [12] Synopsys Inc. CoCentric Fixed-Point Designer Datasheet. Synopsys Inc., 2000.