PL EN


Preferencje help
Widoczny [Schowaj] Abstrakt
Liczba wyników
Tytuł artykułu

Weryfikacja możliwości globalnej ekstrakcji parametrów tranzystora MOS z użyciem modelu EKV

Identyfikatory
Warianty tytułu
EN
Verification of the ability to perform global extraction of MOSFET parameters with the use of EKV model
Języki publikacji
PL
Abstrakty
PL
W artykule opisano metodę ekstrakcji parametrów elektrofizycznych tranzystorów MOS. Do tego celu wykorzystany jest model EKV, należący do klasy kompaktowych modeli przyrządów półprzewodnikowych. Został on skonstruowany przede wszystkim dla potrzeb projektowania analogowych układów scalonych MOS, działających w dowolnych warunkach polaryzacji ze szczególnym uwzględnieniem zakresów słabej i umiarkowanej inwersji, a więc zakresów małych wartości prądu i pobieranej energii. Zasada metody ekstrakcji polega na wyznaczeniu takich wartości parametrów tranzystora aby uzyskać jak najlepsze dopasowanie charakterystyk prądowo-napięciowych, uzyskanych z modelu, do charakterystyk zmierzonych. Zadanie ekstrakcji jest więc w swej istocie zadaniem minimalizacji błędu dopasowania, przy czym liczba minimów lokalnych może być znaczna. W artykule przedstawiono wynik zastosowania metody ewolucyjnej, skojarzonej z metodą lokalnej optymalizacji, do efektywnego rozwiązywania zadania ekstrakcji. Przeprowadzono również dyskusję wpływu błędu pomiaru charakterystyk prądowo-napięciowych na możliwość prawidłowej ekstrakcji wartości parametrów.
EN
The paper defines a method to extract electrophysical parameters of MOS transistors with the use of the EKV model, which is a representative of compact models of semiconductor devices. The model was designed for the purpose of Computer Aided Design of analog MOS integrated circuits which work in any polarization conditions, and the specific concern is made on proper modeling of weak and moderate inversion, i.e., small values of the output current. The idea of the extraction method consists in finding such values of the transistor parameters that the best fit is obtained between the voltage current characteristics which have been measured and the characteristics generated by the model. Thus, the extraction task is in its nature the task of minimizing the error of the fitting, and the number of local minima of such objective function can be significant due to nonlinearity of the model. In this contribution, results are presented of applying a hybrid optimization method which comprises and evolutionary algorithm with a nonlinear simplex method by Nelder and Mead. Influence of errors of measurement on the ability to perform proper extraction is also provided.
Rocznik
Strony
258--266
Opis fizyczny
Bibliogr. 10 poz., tab., wykr.
Twórcy
autor
autor
autor
  • Politechnika Warszawska, Instytut Systemów Elektronicznych
Bibliografia
  • [1] J. Arabas, Wykłady z algorytmów ewolucyjnych, WNT, Warszawa, 2004.
  • [2] J. Arabas, S. Szostak, L. Łukasiak, A. Jakubowski, Studies of the feasibility of using global and local optimization methods in MOS-FET characterization, Elektronika, nr 1, 2008.
  • [3) D. M. Binkley, Tradeoffs and Optimization in Analog CMOS Design, A John Wiley and Sons, 2008.
  • [4] M. Bucher, C. Lallement, C. C. Enz, An Efficient Parameter Extraction Methodology for the EKV MOST Model, Proc. 1996 IEEE International Conference on Microelectronic Test Structures, vol. 9, pp. 145-150, 1996.
  • [5] M. Bucher, The EKV3.0 MOSFET Model, CMC Meeting, 2004 June 30, Durham (available: http://www.eigroup.org/CMC/next_gen_cmos/ekv_cmc_June2004.pdf).
  • [6] C. C. Enz, F. Krummenacher, E. A.Vittoz, An Analytical MOS Model Valid in All Regions of Operation and Dedicated to Low-Voltage and Low-Current Applications, Analog Integrated Circuits and Signal Processing, 8, pp. 83-114 (1995)
  • [7] J. A. Nelder, R. Mead. A simplex method for function minimization, The Computer Journal, pp. 308-313, 1965.
  • [8] D. Tomaszewski, A. Malinowski, A. Kociubiński, Extraction of EKV Model Parameters using MOSTXX Application, Proceedings of the 12th International Conference Mixed Design of Integrated Circuits and Systems MIXDES 2005, Kraków, 22-25 czerwiec 2005, DMCS, Technical University of Lodz, Łódź, 2005, str. 919-922.
  • [9] H. Wallinga, J. Bult, Design and Analysis of CMOS Analog Signal Processing Circuits by Means of a Graphical MOST Model, IEEE Journal of Solid-State Circuits, vol. 24, no 3, June 1989, pp. 672-680.
  • [10] GNU Scientific Library, http://www.qnu.org/software/gsl/
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA9-0031-0052
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.