Identyfikatory
Warianty tytułu
Logic Synthesis of a multi-output switching function for CPLD's based on utilization of XOR gates
Języki publikacji
Abstrakty
W artykule przedstawiono koncepcję syntezy logicznej przeznaczonej dla matrycowych struktur CPLD. Rdzeniem układów CPLD jest blok logiczny typu PAL zawierający element XOR. Celem pracy jest zaprezentowanie metody syntezy, która umożliwia realizację zespołu funkcji za pomocą bloków logicznych typu PAL zawierających określoną liczbę iloczynów i bramkę logiczną XOR.
This paper presents logic synthesis for CPLD's. The core of CPLD's is a PAL-based structure with XOR gates. The aim of the work is to present the synthesis method enabling implementation of the multi-output Boolean function by the means of the PAL-based logic blocks containing a definite number of terms and XOR gates.
Czasopismo
Rocznik
Tom
Strony
379--387
Opis fizyczny
Bibliogr. 6 poz., tab., wykr.
Twórcy
autor
autor
- Politechnika Śląska, Wydział Automatyki, Elektroniki i Informatyki, Instytut Elektroniki, 44-100 Gliwice, ul. Akademicka 16
Bibliografia
- [1] D. Kania, W. Grabiec, Synteza logiczna dla struktur CPLD typu PAL wykorzystująca elementy XOR, Biul. WAT, 3, 2007.
- [2] D. Kania, Synteza logiczna przeznaczona dla matrycowych struktur logicznych typu PAL, Zeszyty Naukowe Politechniki Śląskiej, Gliwice, 2004.
- [3] R. L. Ashenhurst, The decomposition of switching functions, Proceedings of an International Symposium on the Theory of Switching, April 1957.
- [4] H. A. Curtis, The Design of switching Circuits, D. van Nostrand Company Inc., Princeton, New Jersey, Toronto, New York, 1962.
- [5] T. Łuba, Synteza układów logicznych, Oficyna Wydawnicza Politechniki Warszawskiej, Warszawa, 2005.
- [6] Collaborative Benchmarking Laboratory, Department of Computer Science at North Carolina State University, http://www.cbl.ncsu.edu.
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA9-0029-0024