Modelowanie automatów synchronicznych w języku VHDL pod kątem efektywnego wykorzystania niezależnych narzędzi syntezy

• Autorzy: Czerwiński R. , Kulisz J.

Warianty tytułu

EN

Modelling FSM-s in VHDL, oriented towards effective usage of vendor-independent synthesis tools

• Języki publikacji: PL

Abstrakty

PL

Artykuł dyskutuje pewne zagadnienia opisu automatów sekwencyjnych w języku opisu sprzętu VHDL, a w szczególnie problem połączenia syntezy logicznej wykonywanej w narzędziu niezależnym z syntezą fizyczną wykonywaną w oprogramowaniu komercyjnym, dostarczanym przez producenta układów programowalnych. Ze względu na czytelność i przenaszalność najbardziej atrakcyjnym sposobem wprowadzenia projektu po syntezie logicznej do narzędzia komercyjnego powinien być opis w języku opisu sprzętu, dokonany na możliwie najwyższym poziomie abstrakcji. Ponieważ narzędzia komercyjne mogą głęboko ingerować w logiczną strukturę projektu, opis behawioralny, połączony z kodowaniem stanów zdefiniowanym przez projektanta, nie zapewnia optymalnej jakości syntezy. Autorzy proponują styl opisu, który jest przenaszalny i czytelny, a jednocześnie umożliwia efektywne przeprowadzenie syntezy fizycznej w systemach komercyjnych. Wyniki eksperymentów dowodzą, że zaproponowana metoda opisu, wraz z odpowiednią metodą kodowania stanów wewnętrznych, prowadzą do redukcji powierzchni układów CPLD, w których realizowany jest automat sekwencyjny.

EN

The paper discusses certain issues concerning FSM description in an HDL, and in particular the problem of combining logic synthesis performed in vendor-independent tools with physical synthesis performed in commercial tools, supplied by PLD vendors. Because of its clarity and portability, a textual description in an HDL seems to be the most attractive way of porting the project to a commercial tool, after the logic synthesis stage. The description should use the highest possible level of abstraction. Because commercial software can in many cases "destroy" logical structure generated by independent tools, behavioural description combined with user-defined state coding doesn't provide optimal quality of synthesis. The authors propose a style of FSM modelling, that is still portable and readable, and enables effective physical synthesis in commercial tools. The method was verified for CPLD circuits. Experimental results prove that the proposed style of description, combined with an appropriate state coding, leads to more effective synthesis with regards to logic resources used.

Słowa kluczowe

PL

synteza logiczna; język opisu sprzętu; VHDL; automat synchroniczny; kodowanie stanów; układy logiki programowalnej; układy CPLD

EN

logic synthesis; hardware description language; VHDL; finite state machine; state assignment; programmable logic devices; complex programmable logic devices

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2009
• Tom: Vol. 50, nr 2
• Strony: 77--82
• Opis fizyczny: Bibliogr. 8 poz.

Twórcy

autor

Czerwiński R.

autor

Kulisz J.

• Politechnika Śląska, Instytut Elektroniki, Gliwice

Bibliografia

• [1] Ashenden R.: The Designer's Guide to VHDL. Morgan Kaufmann Publishers, San Francisco, 2002.
• [2] Czerwiński R.: Kodowanie stanów automatów sekwencyjnych dla matrycowych struktur programowalnych typu PAL. Rozprawa doktorska, Politechnika Śląska, Gliwice 2006.
• [3] Czerwiński R., Kania D., Kulisz J.: FSMs state encoding targeting at logic level minimization. Bulletin of the Polish Academyof Sciences, vol.54, no.4, 2006, pp. 479-487.
• [4] Czerwiński R., Kania D.: Synteza logiczna układów sekwencyjnych realizowanych w strukturach CPLD opisanych za pomocą języka VHDL. Pomiary Automatyka Kontrola, nr 7bis/2007,2007, ss. 45-47.
• [5] Kania D., Czerwiński R.: Kodowanie stanów samokorekcyjnych układów sekwencyjnych. Przyjęty do druku Elektronika.
• [6] MCNC, LGSynth'91 benchmarks, Collaborative Benchmarking and Experimental Algorithmics Laboratory.
• [7] Skahill K.: VHDLfor programmable logic, Addison-Wesley Publ 1996 (tł. "Język VHDL. Projektowanie programowalnych układów logicznych", WNT, Warszawa, 2001).
• [8] Villa T., Sangiovanni-Vincentelli A.: NOVA: State assignment for finite state machines for optimal two - level logic implementation. IEEE Trans. on Computer Aided Design, vol. 9, 1990, pp. 905-924.