Synchronizacja sygnałów w interpolacyjnych licznikach czasu

• Autorzy: Szplet R.

Warianty tytułu

EN

Signals synchronization in interpolating time counters

• Języki publikacji: PL

Abstrakty

PL

W artykule opisano wyniki analizy synchronizacji sygnałów, realizowanej w precyzyjnych licznikach czasu. W szczególności analiza dotyczy licznika czasu z interpolacją dwustopniową, czterofazowym zegarem o częstotliwości 250 MHz w pierwszym stopniu interpolacji, zrealizowanego w układzie programowalnym FPGA. Analizie poddano trzy układy synchronizacji stosowane w pierwszym stopniu interpolacji dwustopniowych konwerterów czasowo-cyfrowych oraz pięć synchronizatorów licznika okresów. Jako główne kryteria oceny układów użyto maksymalną częstotliwość działania, średni czas między błędami oraz łatwość wykonania w układzie programowalnym.

EN

This paper presents the results of an analysis of synchronization issues in precise time counters. Particularly the analysis concerns a time counter with two-stage interpolation, four-phase clock of 250-MHz frequency in the first interpolation stage, implemented in an FPGA device. Three synchronizing circuits used in the first interpolation stage of two-stage time-to-digital converters and five synchronizers of enabling signal for period counter are analyzed. For the evaluation of the circuits quality following criteria were applied: the maximum frequency of operation, the mean time between failure and easiness of implementation in a programmable device.

Słowa kluczowe

PL

metrologia czasu; interpolacyjny licznik czasu; układy synchronizacji; efekt metastabilności

EN

time metrology; interpolating time counter; synchronizing circuit; metastability effect

• Wydawca: Wojskowa Akademia Techniczna im. Jarosława Dąbrowskiego
• Czasopismo: Biuletyn Wojskowej Akademii Technicznej
• Rocznik: 2008
• Tom: Vol. 57, nr 4
• Strony: 287--308
• Opis fizyczny: Bibliogr. 15 poz., tab.

Twórcy

autor

Szplet R.

• Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji, 00-908 Warszawa, ul. S. Kaliskiego 2

Bibliografia

• [1] J. Kalisz, Review of methods for time interval measurements with picosecond resolution, Metrologia, 41, 2004, 35-51.
• [2] J. Jansson, A. Mäntyniemi, J. Kostamovaara, CMOS time-to-digital converter with better than 10 ps single - shot precision, IEEE J. Solid State Circuits., 41, 6, 2006, 1286-1296.
• [3] A. Mäntyniemi, T. Rahkonen, J. Kostamovaara, A high resolution digital CMOS time-to-digital converter based on nested delay locked loops, Proc. IEEE Int. Symp. Circuits and Systems, ISCAS, 2, 1999, 537-540.
• [4] A. Mäntyniemi, T. Rahkonen, J. Kostamovaara, An integrated 9-channel time digitizer with 30 ps resolution, Proc. Int. Solid State Circuits Conf., ISSCC, 1, 2002, 266-267.
• [5] C. Ljuslin, J. Christiansen, A. Marchioro, O. Klingsheim, An integrated 16 - channel CMOS time to digital converter, IEEE Trans. Nuclear Science, 41, 1994, 1104-1108,
• [6] T. Knotts, D. Chu, J. Sommer, A 500 MHz time digitizer IC with 15.625 ps resolution, Proc. Int. Solid State Circuits Conf., ISSCC, 1994, 58-59.
• [7] R. Szymanowski, J. Kalisz, Field programmable gate array time counter with two-stage interpolation, Rev. Sci. Instrum., 76, 2005, 045104-1.
• [8] A. Mäntyniemi, T. Rahkonen, J. Kostamovaara, A 9 - Channel integrated time-to-digital converter with sub-nanosecond resolution, Midwest Symp. Circuits and Systems MWSCAS, 1, 1997, 189-192.
• [9] J. Kalisz, Podstawy elektroniki cyfrowej, WKŁ, 2007.
• [10] J. Kalisz, Z. Jachna, Metastability tests of flip-flops in programmable digital circuits, Microelectronics Journal, 37, 2006, 174-180.
• [11] J. Kalisz, R. Szplet, R. Pełka, A. Poniecki, Single-Chip Interpolating Time Counter with 200 ps Resolution and 43 s Range, IEEE Transactions on Instrumentation and Measurement, 46, 1997, 851-856.
• [12] R. Szplet, J. Kalisz, R. Szymanowski, Interpolating time counter with 100 ps resolution on a single FPGA device, IEEE Trans. Instrum. Meas., 49, 2000, 879-883.
• [13] R. Szplet, J. Kalisz, Z. Jachna, K. Różyc, A 45 ps time interval counter board with PCI interface, Proc. 39 th Annual Precise Time and Time Interval (PTTI) Systems and Applications Meeting, Los Angeles, USA, 2007.
• [14] R. Szplet, J. Kalisz, Z. Jachna, A 45 ps time digitizer with two-phase clock and dual-edge two-stage interpolation in Field Programmable Gate Array device, zaakceptowany do publikacji w Measurement Science and Technology.
• [15] M. Zieliński, D. Chaberski, S. Grzelak, Time-interval measuring modules with a short deadtime, Metrology and Measurement Systems X, 3, 2003, 241-251.