Task rescheduling in application specific processors with built-in-self-repair facility and variable arithmetic accuracy

• Autorzy: Pawłowski P. , Scholzel M.

Warianty tytułu

PL

Szeregowanie zadań w procesorach dedykowanych do aplikacji z wbudowanym mechanizmem samonaprawiania i zmiennej precyzji obliczeń

• Konferencja: Signal Processing ; 07.09.2007 ; Poznań, Poland
• Języki publikacji: EN

Abstrakty

EN

In this paper we describe a new idea for built-in-self-repair of application specific processors in the domain of signal processing applications. The idea is based on a two accumulator model, which is used in order to obtain high accuracy in a series of floating-point additions. The goal is to ensure the functionality of the system even in the case one floating point adder fails permanently. Instead of decreasing the performance of the system or providing redundant hardware, as it is done in other approaches, the accuracy of the floating point accumulation is reduced. Therefore the quality of the service is reduced while the performance is not.

PL

W artykule opisano ideę automatycznego naprawiania się procesora dedykowanego do aplikacji cyfrowego przetwarzania sygnałów. Pomysł opiera się na wykorzystaniu modelu dwóch akumulatorów, który zapewnia zwiększenie precyzji zmiennoprzecinkowej akumulacji liczb do zagwarantowania funkcjonalności systemu podczas uszkodzenia sumatora zmiennoprzecinkowego. W przypadku tego uszkodzenia nie jest zmniejszana funkcjonalność systemu, a jedynie zmniejszana precyzja obliczeń. Do zapewnienia stabilnej funkcjonalności nie jest wymagany dodatkowy sprzęt.

Słowa kluczowe

EN

VLIW processor; built-in-self-repair mechanism; floating point accumulator; arithmetics

PL

procesor o bardzo długim słowie instrukcji; mechanizm automatycznego naprawiania zasobów sprzętowych; akumulator zmiennoprzecinkowy; arytmetyka

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2007
• Tom: Vol. 48, nr 4
• Strony: 11--15
• Opis fizyczny: Bibliogr. 12 poz., tab., wykr.

Twórcy

autor

Pawłowski P.

autor

Scholzel M.

• Poznań University of Technology, Department of Computing and Management, Poznań

Bibliografia

• [1] Orailoglu A.: Microarchitectural Synthesis of Gracefully Degradable, Dynamically Reconfigurable ASICs. International Conference on Computer Design (ICCD'96), pp. 112-117, 1996.
• [2] De Man H., Rabaey J., Vanhoof J., Goossens G., Six P., Claesen L.: CATHEDRAL-II - A Computer-Aided Synthesis System for Digital Signal Processing VLSI Systems. Computer-Aided Engineering Journal, pp. 55-66, 1988.
• [3] Rabaey J., Potkonjak M.: Resource Driven Synthesis in the HYPER System. Proc. of the ISCAS, pp. 2592-2595, 1990.
• [4] Schölzel M., Bachmann P., DESCOMP: A New Design Space Exploration Approach. Proc. of the 18th Int. Conference on Architecture of Computing Systems, pp. 178-192, 2005.
• [5] Pawłowski P., Dąbrowski A.: Metody zwiększania precyzji akumulacji liczb zmiennoprzecinkowych w procesorach sygnałowych (Extended precision method for accumulation of floating-point numbers in digital signal processors). Proc. of V Krajowa Konferencja Elektroniki, vol. 1, pp. 223-228. 2006, in Polish.
• [6] Karri R., Kim K., Potkonjak M.: Computer Aided Design of Fault-Tolerant Application Specific Programmable Processors. IEEE Transactions on Computers, 49 (11), pp. 1272-1284, 2000.
• [7] Chan W., Orailoglu A.: High-Level Synthesis of Gracefully Degradable ASICs, Proc. of the European Design and Test Conference (ED&TC'96), pp. 50-54, 1996.
• [8] IEEE Standard Board, IEEE Standard for Binary Floating-Point Arithmetic, IEEE Std 754-1985.
• [9] Analog Devices, ADSP-21161 DSP Micro-computer, Analog Devices, Inc., 2003.
• [10] Portalski M., Pawłowski P., Dąbrowski A.: Synthesis of some class of nonharmonic tones, XXVIII IC-SPETO International Conference on Fundamentals of Electrotechnics and Circuit Theory 2005, vol. 2. pp. 439-442.
• [11] Bolchini C. and Salice F.: A Software Methodology for Detecting Hardware Faults in VLIW Paths. Proc. of the IEEE Int. Symposium on Defect and Fault Tolerance in VLSI Systems (DFT'01), pp. 170-175, 2001.
• [12] Dąbrowski A., Długosz R., Pawłowski P.: Design, optimization and realization of SC FIR filters in CMOS 0.8um technology. 11th International Conference Mixed Design of Integrated Circuits and Systems , 2004, pp. 180-185.