Tytuł artykułu
Autorzy
Identyfikatory
Warianty tytułu
Parallel method of fault simulating in self-testing VLSI digital circuits dedicated to Intel Pentium microprocessor
Języki publikacji
Abstrakty
Komputerowa symulacja samotestowalnych układów cyfrowych VLSI jest procesem bardzo czasochłonnym. Z tego powodu stale poszukiwane są nowe rozwiązania, optymalizujące proces symulacji i skracające jego czas. Pojawienie się na rynku superskalarnego mikroprocesora Pentium firmy Intel, daje możliwość zrównoleglenia obliczeń symulowanych układów cyfrowych i w ten sposób umożliwia niemal dwukrotne skrócenie czasu potrzebnego do wykonania symulacji. W artykule przedstawiono nową metodę symulacji uszkodzeń w samotestowalnych układach cyfrowych, zoptymalizowaną dla mikroprocesora Pentium. Ponadto omówiono zasady skalowania programów pisanych dla tego procesora i zaprezentowano kilka praktycznych przykładów.
Computer-made simulating of self-testing VLSI digital circuits is time consuming process. This is why new methods are still being developed to optimise the simulation process and to reduce its duration. Superscalar microprocessor Pentium, introduced to the market by Intel Corporation, brings the possibility to parallels the process of digital circuits simulating and in such a way enables reducing nearly twice the time needed for the simulating process. The paper presents a new method of fault simulating, intended for selftesting digital circuits and optimised for Pentium microprocessor. Additionally the scaling principles are presented concerning to the task of preparing programmes for this processor and some practical examples are shown.
Wydawca
Rocznik
Tom
Strony
22--26
Opis fizyczny
Bibliogr. 9 poz., tab.
Twórcy
autor
- Instytut Teleinformatyki, Uniwersytet Śląski, Katowice
Bibliografia
Typ dokumentu
Bibliografia
Identyfikator YADDA
bwmeta1.element.baztech-article-BWA9-0004-0029
JavaScript jest wyłączony w Twojej przeglądarce internetowej. Włącz go, a następnie odśwież stronę, aby móc w pełni z niej korzystać.