Generation of precise multiphase clock signals using programmable logic devices

• Autorzy: Dąbrowski A. , Pawłowski P. , Setecki K.

Warianty tytułu

PL

Precyzyjna generacja wielofazowych sygnałów zegarowych z wykorzystaniem układów programowalnych

• Konferencja: International Conference Mixed Design of Integrated Circuits and Systems : MIXDES 2006 (22-24.06.2006 ; Gdynia, Poland)
• Języki publikacji: EN

Abstrakty

EN

In this paper application of modern PLD circuits is proposed and discussed for realization of precise, multiphase digital clock systems. It is shown that these systems may be used to control multiphase switched-capacitor (SC) circuits. It is well known that several years ago the SC technique was introduced ago in order to replace resistors by simple configurations of a small capacitor with some switches, which (up to capacitance ratios) may be precisely realized in contemporary integrated circuits. The aim of the presented generator of programmable sequences is to show an efficient way of controlling SC circuits, e.g., the SC delay line with the so-called even-odd delay elements. PDL circuits contained in the ALTERA design kit and the MAX+plusll software kit were used in the presented design. Simulations and measurements presented in this paper prove many important advantages of the programmable logic devices applied for the generation of multiphase synchronous clock signals.

PL

Zaprezentowano zastosowanie programowalnych układów logicznych PLD do realizacji precyzyjnych wielofazowych cyfrowych układów zegarowych. Pokazano, że te układy mogą być wykorzystane do sterowania wielofazowymi układami z przełączanymi kondensatorami (SC ang. Switched-Capacitors). Powszechnie wiadomo, że techniki SC wprowadzono kilkanaście lat temu w celu zastąpienia rezystorów przez proste konfiguracje przełączników i małych kondensatorów, których stosunki pojemności mogą być precyzyjnie kontrolowane w procesach wytwarzania współczesnych układów scalonych. Celem opracowania generatora programowalnych sekwencji było pokazanie efektywnego sposobu sterowania obwodami SC, zwłaszcza obwodami z linią opóźniającą, zbudowaną z tzw. Elementów parzystych i nieparzystych. Użyto elementów PDL zawartych w płytce projektowo-uruchomieniowej firmy ALTERA oraz oprogramowania do układów MAX+plusll.

Słowa kluczowe

EN

PLD; multiphase clock signal generator; SC structures

PL

wielofazowy generator sygnału zegarowego; PLD; układy z przełączanymi kondensatorami

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2006
• Tom: Vol. 47, nr 10
• Strony: 11--15
• Opis fizyczny: Bibliogr. 4 poz., tab., wykr.

Twórcy

autor

Dąbrowski A.

autor

Pawłowski P.

autor

Setecki K.

• Poznan University of Technology, Poland

Bibliografia

• [1] Allen P., Sanchez-Sinencio E.: Switched Capacitor Circuits, Van Nostrand Reinhold Company (VNR) New York, 1984.
• [2] Altera Corporation: Data Book, January 1998.
• [3] Altera Corporation, Max 3000 A Programmable Logic Device Family Data Sheet, 2006.
• [4] Altera Corporation, Max 7000 Programmable Logic Device Family Data Sheet, 2005.
• [5] Altera Corporation, MAX II device handbook, vol. 1, 2006.
• [6] Altera Corporation, Nios II Processor Reference Handbook, 2006.
• [7] Dąbrowski A.: Multirate and Multiphase Switched-capacitor Circuits, Chapman & Hall, London, 1997.
• [8] Dąbrowski A., Długosz R., Marciniak T., Pawłowski P.: Projektowanie i realizacja cyfrowych systemów zegarowych do sterowania filtrów FIR-SC, Elektronika 7/2004, pp. 31-35.
• [9] Długosz R.: Design and optimization of finite impulse response electronic filters integrated in the CMOS technology, Ph. D. thesis, Poznan University of Technology, Poznan 2004.
• [10] Długosz R., Pawłowski P., Dąbrowski A.: Multiphase clock generators with controlled clock impulse width for programmable high order rotator SC FIR filters realized in 0.35 µm CMOS technology, SPIE Europe International Symposium Microtechnologies for the New Millennium, 9-11 May 2005 Sevilla, Spain, 5837-121, pp. 1056-1063.
• [11] Dąbrowski A., Długosz R., Pawłowski P.: Design, optimization, and realization of clock systems for SC FIR filters, International Conference on Signals and Electronic Systems, 13-15 Sep. 2004 Poznań, pp. 485-488.
• [12] Lattice Semiconductor Corporation, MachXO Family Handbook, 2006.
• [13] Skahill K.: Język VHDL Projektowanie programowalnych układów logicznych, WNT, Warszawa 2004.
• [14] Setecki K.: Reprogramowalny generator sekwencji cyfrowych do sterowania strukturami SC, M. Sc. thesis, Poznan University of Technology, Poznan 2005.
• [15] Xilnix Inc., CoolRunner-II family data sheet, ds090, 2006.
• [16] Xilnix Inc., CoolRunner XPLA3 CPLD Product Specification, dsO12, 2006.