Parametryzowany interfejs komunikacyjny dla układów FPGA

Poźniak, K.

Artykuł - szczegóły

Tytuł artykułu

Parametryzowany interfejs komunikacyjny dla układów FPGA

Autorzy

Poźniak K.

Wybrane pełne teksty z tego czasopisma

http://ijet.pl/index.php/ijet

Identyfikatory

Warianty tytułu

Parametrized communication interface for FPGA devices

Języki publikacji

Abstrakty

W pracy opisano warstwę sprzętową parametryzowanego, uniwersalnego interfejsu komunikacyjnego do zastosowań w układach FPGA. Omówiono metodykę automatycznego tworzenia przestrzeni adresowej i danych zgodnie z deklaracjami użytkownika. Opisano metody standaryzacji komunikacji I/O oraz przedstawiono przykłady implementacji.

Contemporary technology of FPGA provides: hundreds of thousands of logical blocks, up to 10MB of SRAM memory, above 200 fast blocks of DSP, up to 20 nondependent modules for multi-gigabit electrical and optical transmission, all in a single circuit, FPGA circuits are more and more applied in market electronics as well as in large, multichannel, specialized electronic system. They are equipped in complex communication interfaces. The interfaces are responsible for remote control, system configuration detailed diagnostics and online monitoring. The paper describes hardware layer of a parametrized universal communication interface for applications in FPGA circuits. There are debated the methods to automatically create the address and data areas, according to the user's declarations. The methods to standardize the I/O communications are described. Implementation examples are given.

Słowa kluczowe

Altera Xilinx VHDL parametryzacja interfejsy komunikacyjne programowanie behawioralne

Altera Xilinx VHDL parametrization communication interfaces behavioral programming

Wydawca

Wydawnictwo Naukowe PWN SA

Czasopismo

Kwartalnik Elektroniki i Telekomunikacji

Rocznik

2006

Tom

Vol. 52, z. 3

Strony

411--425

Opis fizyczny

Bibliogr. 27 poz., tab.

Twórcy

autor

Poźniak K.

Instytut Systemów Elektronicznych, Politechnika Warszawska, ul. Nowowiejska 15/19, 00-665 Warszawa, Polska, Pozniak@ise.pw.edu.pl

Bibliografia

1. http://www.xilinx.com/ [Xilinx Homepage].
2. http://www.altera.com/ [Altera Homepage].
3. http://www.latticesemi.com/ [Lattice Homepage].
4. http://www.actel.com/ [Actel Homepage].
5. http://www.quicklogic.com/ [QuickLogic].
6. U. Meyer-Baese: Digital Signal Processing with Field Programmable Gate Arrays, Wydanie drugie, Springer, 2004, ISBN: 3540211195.
7. U. Meyer-Baese: DSP with FPGAs: VHDL Solution Manual, Wydanie pierwsze, 2004, ISBN: 0975549499.
8. http://www.altera.com/literature/technology/dsp/dsp-literature.pdf, "DSP Literature", Altera Corporation, 2005.
9. K.T. Poźniak, T. Czarski, R. Romaniuk: Functional Analysis of DSP Blocks in FPGA Chips for Application in TESLA LLRF System, TESLA Technical Note, 2003-29.
10. A. Athavale, C. Christensen: High-Speed Serial I/O Made Simple, A Designer's Guide with FPGA Applications, Preliminary Edition, 2005, Xilinx Connectivity Solutions, PN0402399.
11. K.T. Poźniak, R.S. Romaniuk, W. Jałmużna, K. Ołowski, K. Perkuszewski, J. Zieliński, K. Kierzkowski: FPGA Based, Full-Duplex, Multi-Channel, Multi-Gigabit, Optical, Synchronous Data Transceiver for TESLA Technology LLRF Control System, TESLA Technical Note, 2004-07.
12. R.S. Romaniuk, K.T. Poźniak, G. Wrochna, S. Simrock: Optoelectronics in TESLA, LHC, and pi-of-the-sky experiments, Proc. SPIE Vol. 5576, 2005, pp. 299-309.
13. K.T. Poźniak: Electronics and photonics for high-energy physics experiments, Proc. SPIE Vol. 5125, 2003, pp. 91-100.
14. K.T. Poźniak: FPGA based implementation of hardware diagnostic layer for local trigger of ??? calorimeter for ZEUS detector, Proc. SPIE Vol. 5484, 2004, pp. 193-201.
15. W. Giergusiewicz, W. Koprek, W. Jałmużna, K.T. Poźniak, R.S. Romaniuk: FPGA Based, DSP Integrated, 8-Channel SIM-CON, ver. 3.0. Initial Results for 8-Channel Algorithm, TESLA Technical Note, 2005-14.
16. M.I. Kudła: RPC Trigger Overview, RPC Trigger ESR, Warsaw, July 8th, 2003, http://hep.fuw.edu.pl/cms/esr/talks/MK_trigger_overview.pdf.
17. National Instruments Corporation, LabVIEW - FPGA Module User Manual, Technical Document, Part Number 370690B-01, 2004.
18. Nallatech, FUSE SystemSoftware UserGuide, NT107-0068V2, Issue 3, 2002.
19. Nallatech, FUSE Toolbox for MATLAB Product Brief, Technical Document, http://www.nallatech.com/mediaLibrary/images/english/2398.pdf.
20. http://www.altera.com/products/ip/processors/nios/features/nioavalon_bus.html.
21. http://www.opencores.org/projects.cgi/web/wishbone/wishbone.
22. K.T. Poźniak, M. Bartoszek, M. Pietrusiński: Internal Interface for RPC Muon Trigger electronics at CMS experiment, Proc. SPIE Vol. 5484, 2004, pp. 269-282.
23. K.T. Poźniak: INTERNAL INTERFACE. Tesla Note 2005-22, 2005.
24. W. Koprek, P. Kaleta, J. Szewiński, K.T. Poźniak, T. Czarski, R.S. Romaniuk: Software layer for FPGA-based TESLA cavity control system, TESLA Report 2004-10, 2004. DESY.
25. K.T. Poźniak, T. Czarski, W. Koprek, R.S. Romaniuk: SIMCON 2.1. Manual, Tesla Note 2005-02, 2005, DESY.
26. K.T. Poźniak, T. Czarski, W. Koprek, R.S. Romaniuk: SIMCON 3.0. Manual, Tesla Note 2005-05, 2005, DESY.
27. W. Giergusiewicz, W. Koprek, W. Jałmużna, K.T. Poźniak, R.S. Romaniuk: FPGA based, DSP board for LLRF 8-Channel SIMCON 3.0 Part I: Hardware, Proc. SPIE Vol. 5948, 2005, pp. 110-120.

Typ dokumentu

Bibliografia

Identyfikator YADDA

bwmeta1.element.baztech-article-BWA9-0002-0008