Obliczanie mocy układów sekwencyjnych

• Autorzy: Salauyou V. , Grześ T.

Warianty tytułu

EN

Sequential circuits power calculation

• Języki publikacji: PL

Abstrakty

PL

Zaproponowano metodę obliczania mocy układów sekwencyjnych, modelem matematycznym jest automat skończony. Jest ona połączeniem metod proponowanych przez różnych autorów. Jest to metoda uniwersalna, pozwalająca oszacować moc traconą przez układ sekwencyjny. Podano przykład obliczania mocy układu sekwencyjnego, jak również wyniki badań eksperymentalnych dla standardowych układów testowych.

EN

In this article the sequential circiuts power calculation method is proposed. Mathematical model of sequential circuits is finite state machine. Described method is a combination of methods proposed by various authors. It is universal method that can estimate power dissipated by sequential circiut. The power calculation example, as well as experimental results for standard benchmarks are shown in paper.

Słowa kluczowe

PL

układy sekwencyjne; moc układów sekwencyjnych; obliczanie mocy

EN

sequential circuits; sequential circuit power; power calculation

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2005
• Tom: Vol. 46, nr 4
• Strony: 25--27
• Opis fizyczny: Bibliogr. 9 poz.

Twórcy

autor

Salauyou V.

• Politechnika Białostocka, Wydział Informatyki

autor

Grześ T.

• Politechnika Białostocka, Wydział Informatyki

Bibliografia

• 1. Ghosh A., Devadas S., Keutzer K., White J.: Estimation of Average Switching Activity in Combinational and Sequential Circuits. Proceedings of the 29th Design Automation Conference, June 1992, pp. 253-259.
• 2. Kerttu M., Lindgren P., Thornton M., Drechsler R.: Switching Activity Estimation of Finite State Machines For Low Power Synthesis. Proceedings - IEEE International Symposium on Circuits and Systems, vol. 4, 2002, pp. IV/65-IV/68.
• 3. Tsui C.-Y., Monteiro J., Pedram M., Devadas S., Despain A. M., Lin B.: Power Estimation for Sequential Logic Circuits. IEEE Trans. VLSI Systems, vol. 3, Sep. 1995.
• 4. Solovjev V., Chyzy M.: Models of the State Machines. Proc. of the Sixth Inf. Conf. on Methods and Models in Automation and Robotics (MMAR 2000), 28-31 August 2000, Miedzyzdroje, Poland, vol. 2, pp. 909-914.
• 5. Solovjev V.: Synthesis of Sequential Circuits on Programmable Logic Devices Based on New Models of Finite State Machines. Proceedings of the EUROMICRO Symposium on Digital System Design (DSD’2001), September 4-6, 2001, Warsaw, Poland, pp. 170-173.
• 6. Solovjev V.: Design of Digital Systems Based on Programmable Logic Devices. Moscow, Hot Line Telecom, 2001. 636 p. (in Russian).
• 7. Tsui C.-Y., Pedram M., Despain A. M.: Exact and Approximate Methods for Calculating Signal and Transition Probabilities in FSMs. Technical Report CNEG 93-42, Electrical Engineering-System Department, University of Southern California, October 1993.
• 8. Iranli A., Rezvani P., Pedram M.: Low Power Synthesis of Finite State Machines with Mixed D and T Flip-Flops. Proceedings of Asia - South Pacific Design Automation Conference (ASP-DAC 2003).
• 9. Chattopadhyay S.: Low Power State Assignment and Flipflop Selection for Finite State Machine Synthesis - A Genetic Algorithmic Approach. IEEE Proceedings - Computers and Digital Techniques, vol. 148, no. 4, September, 2001, pp. 147-151.