Zależność pojemności pasożytniczych od konfiguracji magistrali połączeń

• Autorzy: Jarosz A. , Pfitzner A.

Warianty tytułu

EN

Dependence of parasitic capacitances on interconnection buses configuration

• Konferencja: Technologia elektronowa : ELTE' 2004 : konferencja naukowa (8 ; 19-22.04.2004 ; Stare Jabłonki, Polska)
• Języki publikacji: PL

Abstrakty

PL

Przedstawiono wyniki badań wpływu konfiguracji geometrycznej ścieżek połączeń w układzie scalonym na wartości pojemności pasożytniczych. Opracowano model wpływu dalszego otoczenia na te pojemności oraz omówiono wpływ konfiguracji magistrali połączeń na pojemności wewnątrz nich dla wielu warstw metalizacji w układzie.

EN

The results of research on influence of geometric configuration of interconnection lines on parasitic capacitances are introduced. The model of further neighbourhood influence on those capacitances is presented and influence of configuration of interconnection buses on capacitances inside of them for many layers of metalizatization is discussed.

Słowa kluczowe

PL

pojemności pasożytnicze; połączenia wewnątrzukładowe; modele analityczne; symulacja; weryfikacja; modelowanie

EN

parasitic capacitances; interconnection lines; analytical models; simulation; verification; modellinng

• Wydawca: Wydawnictwo SIGMA-NOT
• Czasopismo: Elektronika : konstrukcje, technologie, zastosowania
• Rocznik: 2005
• Tom: Vol. 46, nr 2-3
• Strony: 22--23
• Opis fizyczny: Bibliobr. 6 poz., wykr.

Twórcy

autor

Jarosz A.

• Politechnika Warszawska, Instytut Mikroelektronniki i Optoelektroniki

autor

Pfitzner A.

• Politechnika Warszawska, Instytut Mikroelektronniki i Optoelektroniki

Bibliografia

• 1. Jarosz A., Pfitzner A.: On some Accuracy Problems of the Interconnection Capacitance Modeling, Proc, of the 8th Int. Conf. MIXDES 2001, June 2001, pp. 383-388.
• 2. Jarosz A., Pfitzner A.: Neighbourhood Problem in Interconnection Capacitance Modeling, Proc, of the Int. Conf. TCSET’2002, February 2002, pp. 65-67, and „Radioelectronics and Telecommunications” - Academic Journal of Lviv Polytechnic National University, no. 443, February 2002, pp. 228-233.
• 3. Jarosz A., Pfitzner A.: Model of the Further Neighbourhood Influence on Interconnection Capacitance, Proc, of the 9th Int. Conf. MIXDES 2002, June 2002, pp. 463-466.
• 4. Jarosz A., Pfitzner A.: Geometric Dependencies of Parasitic Capacitances in Interconnection Buses, Proc, of the VIIth Int. Conf. CADSM’2003, February 2003, pp. 286-289.
• 5. Shyh-Chyi Wong, Gwo-Yann Lee, Dye-Jyun Ma „Modeling of Interconnect Capacitance, Delay and Crosstalk in VLSI", IEEE Trans, on Semicond. Manufact., vol. 13, Febr. 2000.
• 6. CAPCAL - The 3-D Capacitance Calculator for VLSI Purposes - Users Guide", Oct. 1991.