Estymacja strat energii w układach cyfrowych CMOS

• Autorzy: Kołodziej J. , Kos A.

Warianty tytułu

EN

Estimation of energy losses in CMOS digital circuits

• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiono analizę strat energii (mocy) występującą w układach cyfrowych VLSI CMOS. Zaproponowano algorytm do oszacowania tych strat, a na jego bazie napisano program MPET, który może współpracować z programem PSPICE. Przedstawiono przykłady i wnioski płynące z analizy wielu układów cyfrowych. Opisana analiza i oprogramowanie może być przydatne do oceny strat występujących w układach cyfrowych VLSI w szczególności przy projektowaniu układów "Iow power".

EN

The paper presents an analysis of losses of energy in digital VLSI CMOS circuits. The algorithm for the loses estimation is proposed. On the base of the algorithm the MPET program is created. The program is able to be included as a module to PSPICE package. Some examples and conclusions coming from analysis of a number of digital circuits are presented. The software may be useful for energy losses estimation in digital VLSI

Słowa kluczowe

PL

układy cyfrowe CMOS; estymacja strat energii; straty statyczne; straty dynamiczne; program MPET; projektowanie ukladów "Iow power"

EN

digital CMOS circuits; estimation of power loses; static loses; dynamic loses; MPET program; low power design

• Wydawca: Wydawnictwo Naukowe PWN SA
• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 2001
• Tom: Vol. 47, z. 3
• Strony: 303--322
• Opis fizyczny: Bibliogr. 11 poz.

Twórcy

autor

Kołodziej J.

autor

Kos A.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza Al. Mickiewicza 30, 30-059 Kraków,,