Estymacja strat energii w układach cyfrowych CMOS

• Autorzy: Kołodziej J. , Kos A.

Warianty tytułu

EN

Estimation of energy losses in CMOS digital circuits

• Języki publikacji: PL

Abstrakty

PL

W pracy przedstawiono analizę strat energii (mocy) występującą w układach cyfrowych VLSI CMOS. Zaproponowano algorytm do oszacowania tych strat, a na jego bazie napisano program MPET, który może współpracować z programem PSPICE. Przedstawiono przykłady i wnioski płynące z analizy wielu układów cyfrowych. Opisana analiza i oprogramowanie może być przydatne do oceny strat występujących w układach cyfrowych VLSI w szczególności przy projektowaniu układów "Iow power".

EN

The paper presents an analysis of losses of energy in digital VLSI CMOS circuits. The algorithm for the loses estimation is proposed. On the base of the algorithm the MPET program is created. The program is able to be included as a module to PSPICE package. Some examples and conclusions coming from analysis of a number of digital circuits are presented. The software may be useful for energy losses estimation in digital VLSI

Słowa kluczowe

PL

układy cyfrowe CMOS; estymacja strat energii; straty statyczne; straty dynamiczne; program MPET; projektowanie ukladów "Iow power"

EN

digital CMOS circuits; estimation of power loses; static loses; dynamic loses; MPET program; low power design

• Wydawca: Wydawnictwo Naukowe PWN SA
• Czasopismo: Kwartalnik Elektroniki i Telekomunikacji
• Rocznik: 2001
• Tom: Vol. 47, z. 3
• Strony: 303--322
• Opis fizyczny: Bibliogr. 11 poz.

Twórcy

autor

Kołodziej J.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza Al. Mickiewicza 30, 30-059 Kraków

autor

Kos A.

• Katedra Elektroniki, Akademia Górniczo-Hutnicza Al. Mickiewicza 30, 30-059 Kraków

Bibliografia

• 1. A. J. Bhavnagarwala, B. L. Austin, K. A. Bowman, J. D. Meindl: A Minimum total power methodology for projecting limits on CMOS GSI. IEEE Transaction on Very Large Scale Integration (VLSI) Systems, June 2000, vol. 8, no 3, pp. 235-251.
• 2. P. Dziurdzia, P. Bratek, I. Brzozowski, A. Kos: ASIC for active heat sinks control - design & testing. Bulletin of the Polish Accademy of Sciences, 1999, vol. 47, no 3, pp. 301-308.
• 3. P. Dziurdzia, A. Kos: High efficiency active cooling system. Proceeding of the Sixteenth IEEE Semiconductorr Termal Measurement and Managment Symposium, SEMI-THERM 2000, San Jose, California, USA, March 21-23, 2000, pp. 19-26.
• 4. P. Dziurdzia, A. Kos: Electro-thermal simulations of power feedback in active cooling of microstuctures. Proceeding of the 6th THERMIC Conference, Budapest, Hungary, 24-27 September 2000, pp. 97-100.
• 5. I. Brzozowski, A. Kos: Minimisation of power consumption in digital integrated circuit by reducing of switching activity. Proceeding: 25th Euromicro Conference, Mediolan, Italy 1999, pp. 376-380.
• 6. I. Brzozowski, A. Kos: Energy consumption minimisation with new synthesis method. Proceeding of the IEEE International Conference on Electronic Circuits & Systems, Kaslik, Lebanon, December 17-20, 2000, pp. 605-608.
• 7. Q. Wang, S. Vrydhula, G. Yeap, S. Ganguly: Power reduction and power - delay trade-offs using logic transformations. ACM Transaction Design Automation of Electronic System, vol. 4, no l, January 1999.
• 8. J. Kołodziej, A. Kos: Estimation of average power dissipation in CMOS circuit. Proc. of the ICSES 2000, Ustroń, Poland, November 2000, pp. 421-426.
• 9. N. H. Weste, K. Eshraghain: Principles of CMOS VLSI design. A systems perspective. New York, Addison Wesley Publishing Company, 1993.
• 10. R. L. Geiger, P. E. Allen, N. R. Strader: VLSI design techniques for analog and digital circuits. New York, Mc Graw-Hill Publishing Company, 1990.
• 11. A. Sarwar: CMOS power consumption and C calculation. Proceeding: Design Considerations for Logic Products, USA, Texas Instruments Publisher, 1997.